-
公开(公告)号：KR1020090017858A
公开(公告)日：2009-02-19
申请号：KR1020070082353
申请日：2007-08-16
Applicant: 삼성전자주식회사
Inventor： 조현덕
CPC classification number: G06F11/362 , G06F21/606 , G06F21/71
Abstract: A system and a method for preventing a JTAG pod hacking by including a JTAG enable pin are provided to improve the convenience of a user due to performing debugging through JTAG port without an authentication key. A hacking protect system(200) comprises a JTAG enable PIN(210) enabling a JTAG(Joining Test Action Group Port) pod(112) and a joint test access group port. The joint test access group port is enabled in the JTAG enable PIN by being connected to VCC or GND. If the joint test access group port is enabled, developers analyzes an inferiority without the separate authentication key through the joint test access group port with debugging.
Abstract translation: 提供了一种用于通过包括JTAG使能引脚来防止JTAG盒黑客入侵的系统和方法，以便通过JTAG端口执行调试而不使用认证密钥来提高用户的便利性。 黑客保护系统（200）包括能够进行JTAG（联接测试动作组端口）盒（112）和联合测试接入组端口的JTAG启用PIN（210）。 通过连接到VCC或GND，在JTAG使能PIN中使能联合测试访问组端口。 如果联合测试访问组端口被启用，开发人员通过调试关联测试访问组端口分析没有独立认证密钥的劣势。
-
公开(公告)号：KR100626387B1
公开(公告)日：2006-09-20
申请号：KR1020040076031
申请日：2004-09-22
Applicant: 삼성전자주식회사
Abstract: 본 발명은 반도체 메모리 장치에 관한 것으로, 더 자세하게는 불휘발성의 플래쉬 메모리에서 고전압 발생장치에 사용되는 발진회로에 관한 것이다.
본 발명의 발진회로는 서로 반대위상을 가지는 제1 및 제2 궤환신호와 일정한 전압레벨을 가지는 기준전압을 입력으로 하고, 제1 및 제2 궤환신호에 제어되어 각기 변동되는 제1 및 제2 검출신호를 출력하는 검출부와 기준전압과 제1 검출신호의 전압레벨을 비교하여 제1 비교신호를 출력하고, 기준전압과 제2 검출신호의 전압레벨을 비교하여 제2 비교신호를 출력하는 비교부 그리고, 제1 비교신호와 제2 비교신호를 입력으로 하여 발진신호를 생성하는 래치부 및 발진신호를 이용하여 제1 궤환신호 및 제2 궤환신호를 생성하는 재기동부를 구비한다.
발진회로, POWER DIPPING, OSCILLATION, FLASH MEMORYAbstract translation: 非易失性闪存中的高电压发生装置中使用的振荡电路技术领域本发明涉及半导体存储装置，更具体地说，
-
公开(公告)号：KR100621635B1
公开(公告)日：2006-09-07
申请号：KR1020050038507
申请日：2005-05-09
Applicant: 삼성전자주식회사
Abstract: 본 발명은 호스트로 내부 동작 상태를 표시하는 인터럽트 핀을 구비한 원낸드 플래시 메모리 장치에 관한 것으로, 상기 호스트의 제어에 따라 상기 인터럽트 핀의 동작 방법을 정의하는 인터럽트 설정 비트를 구비하는 시스템 설정 레지스터; 상기 호스트로부터의 명령어를 검출하고, 상기 인터럽트 설정 비트의 값을 참조하여 리셋 신호를 출력하는 명령어 레지스터 유닛; 상기 리셋 신호에 의해서 제어되며, 상기 인터럽트 핀의 상태 값을 저장하는 인터럽트 상태 레지스터를 포함하여 명령어의 입력만으로 인터럽트 핀이 자동 천이 되어 명령어 입력시 소요되는 시간을 단축하는 것을 특징으로 한다.
Abstract translation: 本发明涉及一种具有中断引脚指示内部操作状态到主机的wonnaendeu快闪存储器装置，其具有一组中断位定义下的主机的控制中断引脚的操作方法的系统配置寄存器; 指令寄存器单元，用于检测来自主机的指令并参照中断设置位的值输出复位信号; 由复位信号控制的，该中断销处于状态，包括中断状态寄存器，用于存储输入的中断仅由命令销的自动转变的特征在于，所述时间取当该命令的值。
-
公开(公告)号：KR100597787B1
公开(公告)日：2006-07-06
申请号：KR1020050023012
申请日：2005-03-21
Applicant: 삼성전자주식회사
IPC: H01L21/82
Abstract: 멀티 칩 패키지 디바이스가 게시된다. 본 발명의 멀티 칩 패키지 디바이스는 제어신호 및 어드레스들을 공유하도록 구성되는 제1 및 제2 메모리 칩들을 포함한다. 그리고 제1 및 제2 메모리 칩들 각각은 메인 메모리와 버퍼 메모리를 구비한다. 제1 메모리 칩의 메인 메모리는 소정의 우선 처리 명령에 따른 동작을 수행하도록 하는 프로그램을 포함하는 부트코드를 저장한다. 제1 메모리 칩의 버퍼 메모리는 상기 부트코드를 일시적으로 저장하는 부트램을 포함한다. 그리고, 제1 및 제2 메모리 칩들 각각은 어드레스들 및 제어신호들에 응답하여, 메인 메모리의 억세스를 구동하는 메인 억세스 신호 및 버퍼 메모리의 억세스를 구동하는 버퍼 억세스 신호를 발생하는 억세스 신호 발생블락을 포함한다. 상기 버퍼 억세스 신호는 소정의 부트조합의 상기 어드레스들에 답하여, 일방향 천이가 발생된다. 본 발명의 멀티 칩 패키지 디바이스 및 이의 구동방법에 의하면, 부트코드가 효율적으로 저장될 수 있으며, 또한, 효과적으로 억세스될 수 있다.
부트코드, 부트램, 우선 처리, 멀티, 칩, 패키지, 반도체Abstract translation: 多芯片封装器件发布。 本发明的多芯片封装装置包括被配置为共享控制信号和地址的第一和第二存储器芯片。 并且第一和第二存储器芯片中的每一个都具有主存储器和缓冲存储器。 第一存储器芯片的主存储器存储包括用于根据预定优先处理命令执行操作的程序的启动代码。 第一存储器芯片的缓冲存储器包括用于临时存储引导代码的子电车。 然后，第一和第二存储器芯片，其中的每一个响应地址和控制信号，用于产生一个主接入信号和用于驱动该访问缓冲存储器，用于驱动主存储器的存取的缓存器访问信号的接入信号生成块， 它包括。 缓冲存取信号响应预定引导组合的地址，并且产生单向转换。 根据本发明的多芯片封装装置及其驱动方法，可以有效地存储引导代码并有效地访问引导代码。
-
公开(公告)号：KR100145006B1
公开(公告)日：1998-07-15
申请号：KR1019930003032
申请日：1993-02-27
Applicant: 삼성전자주식회사
IPC: G11B20/02
Abstract: 본 발명은 위상동기루프회로에 있어서 위상차 검출기에 관한 것으로, 특히 위상동기루프(Phase-Looked Loop)에서 비주기성 기준신호를 로크(Lock)시키기 위한 위상차 검출기에 관한 것이다.
이를 위하여 비주기성 입력신호를 분주시키기 위한 제1분주수단과 전압제어발진기의 출력주파수를 분주시키기 위한 제2분주수단과 제1분주수단의 출력신호를 제2분주수단의 출력신호에 의해 지연시키기 위한 논리지연수단과 제1분주수단의 출력신호와 논리지연수단의 출력신호와의 위상차를 검출하는 위상차 검출수단을 포함한다.
따라서 일반적인 주기를 가지는 기준신호가 입력될 때 뿐만 아니라 비주기성을 갖는 기준신호가 입력될 때 유용하게 위상동기신호를 얻을 수 있는 효과가 있다.-
Patent Agency Ranking
公开(公告)号：KR100120533B1
公开(公告)日：1997-10-30
申请号：KR1019920013759
申请日：1992-07-31
Applicant: 삼성전자주식회사
Inventor： 조현덕
IPC: H03K5/00
Abstract: Disclosed is a line synchronization detection circuit by MAC method for detecting a synchronous signal transferred with digital type in a MAC signal. The line synchronization detection circuit by MAC method correctly detects the line synchronization signal which is a reference of a process by receiving a signal at a receiver in the signal transfer of MAC method. The line synchronization detection circuit detects a real synchronous signal and deletes the signal which is not synchronized by making the detection probability of the synchronous signal 50% by a similar line synchronization generation portion. Thereby, a correct line synchronization signal is detected.
Abstract translation: 公开了一种通过MAC方法检测在MAC信号中以数字类型传送的同步信号的线路同步检测电路。 通过MAC方式的线路同步检测电路通过在MAC方式的信号传送中接收接收机的信号来正确地检测作为处理的参考的线路同步信号。 线同步检测电路检测实际同步信号，并通过使同步信号50％的检测概率由相似的线路同步产生部分删除不同步的信号。 由此，检测出正确的行同步信号。
-
公开(公告)号：KR1019970011587B1
公开(公告)日：1997-07-12
申请号：KR1019920013762
申请日：1992-07-31
Applicant: 삼성전자주식회사
IPC: H03L7/00
Abstract: The frame synchronization detecting circuit in a MAC(Multiplexed Analog Component) system comprises a first frame synchronization detector(10) connected to a MAC signal inputting terminal(MACI), for detecting a line synchronization of a MAC signal and also a frame synchronization; a second frame synchronization detector(20) connected to the MAC signal inputting terminal and detecting the frame synchronization by using the frame synchronization of the inputted MAC signal; and a frame synchronization discriminator(30) connected with the first and second frame synchronization detectors(10)(20) and discriminating the signal inputted from the MAC signal inputting terminal(AMCI) as the frame synchronization in detecting the frame synchronization in the first and second frame synchronization detectors(10)(20), whereby resulting in more efficient detection of the frame synchronization by detecting a line synchronization word in case the frame synchronization word is not detected.
Abstract translation: MAC（多路复用模拟分量）系统中的帧同步检测电路包括连接到MAC信号输入终端（MACI）的第一帧同步检测器（10），用于检测MAC信号的线路同步和帧同步; 连接到MAC信号输入端的第二帧同步检测器（20），并通过使用输入的MAC信号的帧同步来检测帧同步; 以及与第一和第二帧同步检测器（20）连接的帧同步鉴别器（30），并且在检测第一和第二帧同步检测器（20）中的帧同步时识别从MAC信号输入终端（AMCI）输入的信号作为帧同步， 第二帧同步检测器（10）（20），由此通过在没有检测到帧同步字的情况下检测行同步字，从而更有效地检测帧同步。
-
-
-
公开(公告)号：KR1019930017443A
公开(公告)日：1993-08-30
申请号：KR1019920000503
申请日：1992-01-15
Applicant: 삼성전자주식회사
Inventor： 조현덕
Abstract: 본 발명은 MAC 신호 수신기에서 듀오바이너리 데이타를 바이너리 데이타로 변환시키는 회로에 관한 것으로, 수신된 듀오바이너리 신호의 반전 및 비반전 신호를 출력하는 푸시풀회로부와, 비반전 신호에서 상위피크치를 검출하는 상위피크치검출부와, 반전된 피크치를 검출하고 이를 재반전시켜 하위피크치를 검출하는 하위피크치검출부, 듀오바이너리 신호의 DC레벨이 일정하게 유지시키는 DC레벨조정부와, 상위 및 하위피크치검출신호와 듀오바이너리 신호에 의해 바이너리 신호를 출력하는 비교연산부를 구비하며, 듀오바이너리 데이타에 상응하는 바이너리 데이타를 안정되게 출력하는 MAC 신호 데이타 변환회로이다.
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.026 seconds)
