-
公开(公告)号：WO2019054779A1
公开(公告)日：2019-03-21
申请号：PCT/KR2018/010772
申请日：2018-09-13
Applicant: 삼성전자주식회사
IPC: H04M1/725
CPC classification number: H04M1/725
Abstract: 본 발명의 다양한 실시예는 메시지를 처리하기 위한 전자 장치 및 그의 동작 방법에 관한 것이다. 이때 전자 장치는 디스플레이, 무선 통신 회로, 상기 통신 회로 및 디스플레이에 작동적으로 연결되는 프로세서, 및 상기 프로세서와 작동적으로 연결된 메모리를 포함하며, 상기 메모리는 SMS(short message service) 어플리케이션 프로그램인 제1 어플리케이션 프로그램 및 non-SMS 어플리케이션 프로그램인 제2 어플리케이션 프로그램을 저장하고, 상기 메모리는, 실행될 때 상기 프로세서로 하여금, 상기 제2 어플리케이션 프로그램을 이용하여 외부 서버로부터 상기 통신 회로를 통해 푸시 알림을 수신하고, 상기 푸시 알림은 상기 제1 어플리케이션 프로그램에 대한 메시지를 나타내고, 상기 제2 어플리케이션 프로그램을 이용하여, 상기 통신 회로를 통해, 상기 외부 서버로 상기 메시지에 대한 요청을 전송하고, 상기 제2 어플리케이션 프로그램을 이용하여 상기 통신 회로를 통해 상기 외부 서버로부터 상기 메시지를 수신하고, 상기 제2 어플리케이션 프로그램을 이용하여 상기 메시지를 상기 제1 어플리케이션 프로그램으로 제공하고, 상기 제1 어플리케이션 프로그램의 사용자 인터페이스를 이용하여 상기 메시지를 표시하도록 하는 인스트럭션들을 포함할 수 있다. 다른 실시 예들도 가능할 수 있다.
-
公开(公告)号：KR1020140006299A
公开(公告)日：2014-01-16
申请号：KR1020120072083
申请日：2012-07-03
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
CPC classification number: G06F12/0246
Abstract: The present invention provides a method and an apparatus for controlling writing data in a storage unit based on a NAND flash memory for improving lift time and the performance of random writing which is an important problem in the storage unit based on the NAND flash memory. The present invention relates to a method for controlling writing data including the NAND flash memory comprising: a step of determining reference values in each group for classifying dirty pages written in the storage unit with a plurality of groups; a step of calculating hotness indicating the conversion availability of data for each dirty page; a step of classifying the dirty pages into groups corresponding to the reference value which is close to the calculated hotness; a step of determining that the size of each group is larger than the size of a segment as unit which requests writing to the storage unit; and a step of requesting the writing with the unit of the segment for a larger size group and the same size group. [Reference numerals] (310) Writing request?; (320) Determining reference values in each group; (330) Hotness calculation; (340) Classifying dirty pages into each group according to reference values in each group; (350) Is it lager than a segment?; (360) Executing writing operation with a segment unit; (AA) START; (BB,DD) NO; (CC,EE) YES; (FF) END
Abstract translation: 本发明提供了一种用于基于NAND闪存控制在存储单元中写入数据的方法和装置，用于改善提升时间和基于NAND闪存的存储单元中的重要问题的随机写入的性能。 本发明涉及一种用于控制包括NAND闪速存储器的写入数据的方法，该方法包括：确定每组中的参考值的步骤，用多个组对存储单元中写入的脏页进行分类; 计算指示每个脏页面的数据的转换可用性的热度的步骤; 将脏页面分类为与接近计算的热度的参考值相对应的组的步骤; 确定每个组的大小大于作为请求向存储单元写入的单元的段的大小的步骤; 以及使用该段的单位请求用于较大尺寸组和相同尺寸组的步骤。 （附图标记）（310）写入请求 （320）确定每组中的参考值; （330）热度计算; （340）根据每组中的参考值将脏页分类到每个组中; （350）是比一个细节还要贵吗？ （360）用段单元执行写入操作; （AA）开始; （BB，DD）NO; （CC，EE）YES; （FF）END
-
公开(公告)号：KR1019940006682B1
公开(公告)日：1994-07-25
申请号：KR1019910018318
申请日：1991-10-17
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L27/10852 , H01L21/76819 , H01L23/5222 , H01L2924/0002 , H01L2924/00
Abstract: The method is for elimination of the surface stringer and shortage between the conductive layers of the semiconductor memory devices. The manufacturing process includes the formation stage for transistors, a deposition stage for dielectric thin film (22), another deposition stage for the material of which etch rate is different from the thin film, anisotropic etch stage for the formation of the pattern for a contact hole (5), coating stage for the material of which the etch rate is different from the thin film and the pattern material, another anisotropic etch stage for the formation of the spacer (52).
Abstract translation: 该方法用于消除半导体存储器件的导电层之间的表面纵梁和缺陷。 制造工艺包括用于晶体管的形成阶段，用于电介质薄膜（22）的沉积阶段，用于蚀刻速率不同于薄膜的材料的另一沉积阶段，用于形成接触图案的各向异性蚀刻阶段 孔（5），用于蚀刻速率不同于薄膜和图案材料的材料的涂覆阶段，用于形成间隔物（52）的另一各向异性蚀刻阶段。
-
-
公开(公告)号：KR1019950012683A
公开(公告)日：1995-05-16
申请号：KR1019930022236
申请日：1993-10-25
Applicant: 삼성전자주식회사
IPC: H01L21/76
Abstract: 반도체장치의 소자 분리 방법이 개시되어 있다. 반도체기판 상에 부분적 열산화막을 형성하는 방법에 있어서, 상기 반도체기판 상에 제 1산화막 및 실리콘막을 차례로 형성한 후. 상기 실리콘 막 상에 산차방지막을 형성하고, 상기 결과물을 질소 분위기에서 고온 열처리한다 이어서, 상기 산화방지막의 소정부위를 식각하여 개구부를 형성하고, 상기 개구부에 열산화를 실시하여 열산화막을 형성한 다음, 상기 산화방지막을 제거한다.
산화방지막과 실리콘막 사이의 상부 버즈비크의 생성을 근본적으로 억제하여, 안정된 분리 특성을 확보할 수 있다.-
Patent Agency Ranking
公开(公告)号：KR1019940009612B1
公开(公告)日：1994-10-15
申请号：KR1019910015251
申请日：1991-08-31
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: forming a first insulating layer having flat surface on a semiconductor substrate on which transistors are formed; etching the first insulating layer by a predetermined depth using a mask pattern, to form a groove; forming a contact hole for exposing a source region of the transistor on the bottom of the groove; forming a second insulating layer on the resultant; anisotropically etching the second insulating layer to form a spacer on the groove and sidewall of the contact hole; forming a first conductive layer on the resultant; selectively etching the first conductive layer to form a storage electrode; and etching the first insulating layer and spacer.
Abstract translation: 在其上形成有晶体管的半导体衬底上形成具有平坦表面的第一绝缘层; 使用掩模图案蚀刻第一绝缘层预定的深度，以形成凹槽; 形成用于使所述沟槽的底部上的所述晶体管的源极区域露出的接触孔; 在所得物上形成第二绝缘层; 各向异性地蚀刻第二绝缘层，以在接触孔的槽和侧壁上形成间隔物; 在所得物上形成第一导电层; 选择性地蚀刻所述第一导电层以形成存储电极; 并蚀刻第一绝缘层和间隔物。
-
-
公开(公告)号：KR1019930009087A
公开(公告)日：1993-05-22
申请号：KR1019910018318
申请日：1991-10-17
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 소오스영역, 드레인영역 및 게이트전극으로 구성되는 하나의 트랜지스터, 제1코택홀을 통해 상기 트랜지스터의 드레인영역과 접촉하는 스토리지 전극을 구비하는 하나의 커패시터로 구성되는 메모리셀들이 반도체기판 전체에 걸쳐 규칙적인 모양으로 형성되는 반도체 메모리장치의 제조방법에 있어서, 상기 게이트전극과 상기 비트라인 사이를 분리하는 제1절연층과, 상기 비트라인과 상기 스토리지전극 사이를 분리하는 제2절연층을 평탄하게 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법을 제공한다. 따라서 도전형 즉 비트라인 및 스토리지전극 하부에 형성되는 물질층의 표면을 평탄화시킴으로써 표면굴곡에 대해 발생하는 스트링거를 방지하고, 콘택홀의 내부측벽에 직접 스페이서를 형성하거나, 콘택홀을 형성하기 위한 패턴의 측벽에 스페이서를 형성한 후 콘택홀을 형성하여 도전층 간의 접촉현상을 방지함으로써 메모리장치의 신뢰성을 향상시켰을 뿐만아니라 고집적화 실현에 유리하도록 하였다.
-
公开(公告)号：KR1019930005220A
公开(公告)日：1993-03-23
申请号：KR1019910015251
申请日：1991-08-31
Applicant: 삼성전자주식회사
IPC: H01L27/108
Abstract: 내용 없음.
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.021 seconds)
