KR102227488B1 - Method for Sending Message based on Communication Network

    公开(公告)号:KR102227488B1

    公开(公告)日:2021-03-15

    申请号:KR1020140107789A

    申请日:2014-08-19

    CPC classification number: H04W4/14 H04W80/04

    Abstract: 전자 장치의 메시지 전송 방법이 개시된다. 상기 방법은 상기 전자 장치가 메시지를 송신 또는 수신할 수 있는 적어도 하나의 베어러(bearer) 타입 정보를 획득하는 동작, 상기 베어러 타입 중 적어도 하나의 타입에 의해 상기 전자 장치가 제1 포맷과 다른 제2 포맷의 메시지를 송신 또는 수신할 수 있는지 여부를 판단하는 동작, 및 상기 판단 결과에 기반하여 상기 제2 포맷 또는 지정된 값이 상기 제2 포맷과 호환되도록 설정된 제1 포맷으로 상기 메시지를 송신하는 동작을 포함할 수 있다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다.

    메시지를 처리하기 위한 전자 장치 및 그의 동작 방법

    公开(公告)号:WO2019054779A1

    公开(公告)日:2019-03-21

    申请号:PCT/KR2018/010772

    申请日:2018-09-13

    CPC classification number: H04M1/725

    Abstract: 본 발명의 다양한 실시예는 메시지를 처리하기 위한 전자 장치 및 그의 동작 방법에 관한 것이다. 이때 전자 장치는 디스플레이, 무선 통신 회로, 상기 통신 회로 및 디스플레이에 작동적으로 연결되는 프로세서, 및 상기 프로세서와 작동적으로 연결된 메모리를 포함하며, 상기 메모리는 SMS(short message service) 어플리케이션 프로그램인 제1 어플리케이션 프로그램 및 non-SMS 어플리케이션 프로그램인 제2 어플리케이션 프로그램을 저장하고, 상기 메모리는, 실행될 때 상기 프로세서로 하여금, 상기 제2 어플리케이션 프로그램을 이용하여 외부 서버로부터 상기 통신 회로를 통해 푸시 알림을 수신하고, 상기 푸시 알림은 상기 제1 어플리케이션 프로그램에 대한 메시지를 나타내고, 상기 제2 어플리케이션 프로그램을 이용하여, 상기 통신 회로를 통해, 상기 외부 서버로 상기 메시지에 대한 요청을 전송하고, 상기 제2 어플리케이션 프로그램을 이용하여 상기 통신 회로를 통해 상기 외부 서버로부터 상기 메시지를 수신하고, 상기 제2 어플리케이션 프로그램을 이용하여 상기 메시지를 상기 제1 어플리케이션 프로그램으로 제공하고, 상기 제1 어플리케이션 프로그램의 사용자 인터페이스를 이용하여 상기 메시지를 표시하도록 하는 인스트럭션들을 포함할 수 있다. 다른 실시 예들도 가능할 수 있다.

    통신 환경에 기반한 메시지 송신 방법 및 그 장치

    公开(公告)号:KR102227488B1

    公开(公告)日:2021-03-15

    申请号:KR1020140107789

    申请日:2014-08-19

    Abstract: 전자장치의메시지전송방법이개시된다. 상기방법은상기전자장치가메시지를송신또는수신할수 있는적어도하나의베어러(bearer) 타입정보를획득하는동작, 상기베어러타입중 적어도하나의타입에의해상기전자장치가제1 포맷과다른제2 포맷의메시지를송신또는수신할수 있는지여부를판단하는동작, 및상기판단결과에기반하여상기제2 포맷또는지정된값이상기제2 포맷과호환되도록설정된제1 포맷으로상기메시지를송신하는동작을포함할수 있다. 이외에도명세서를통해파악되는다양한실시예가가능하다.

    통신 기능 처리 방법 및 이를 지원하는 전자 장치
    4.
    发明公开
    통신 기능 처리 방법 및 이를 지원하는 전자 장치 审中-实审
    近似功能的操作方法和支持它的电子设备

    公开(公告)号:KR1020150006500A

    公开(公告)日:2015-01-19

    申请号:KR1020130079432

    申请日:2013-07-08

    Abstract: 본 개시는 복수의 망 중 적어도 하나의 망을 기반으로 통신 기능을 제공하는 전자 장치에 있어서, 복수의 망 기반의 통신 기능을 제공하는 적어도 하나의 통신 모듈, 상기 통신 모듈 중 적어도 하나의 통신 모듈을 통해 송수신되는 데이터 처리를 지원하는 RIL(Radio Interface Layer) 모듈, 상기 통신 모듈 중 적어도 하나의 통신 모듈을 통해 송수신되는 데이터 처리를 지원하되 상기 RIL(Radio Interface Layer) 모듈을 통해 데이터 처리를 수행하는 가상 통신 모듈을 포함하고, 상기 RIL 모듈은 통신 기능의 종류에 따라 상기 통신 모듈과 패스를 형성하거나 또는 상기 가상 통신 모듈을 통해 상기 통신 모듈과 패스를 형성하는 전자 장치 및 이의 통신 기능 처리 방법의 구성을 개시한다.

    Abstract translation: 本公开公开了一种基于多个网络中的至少一个网络提供通信功能的电子设备及其通信功能处理方法。 电子设备包括:用于基于多个网络提供通信功能的至少一个通信模块; 无线电接口层(RIL)模块,其支持通过所述通信模块中的至少一个通信模块发送和接收的数据的处理; 以及虚拟通信模块,其支持通过通信模块发送和接收的数据的处理,并通过RIL模块执行数据的处理。 RIL模块根据通信功能的类型与通信模块形成路径,或者通过虚拟通信模块与通信模块形成路径。

    실시간 멀티미디어 서비스 제공 방법 및 시스템
    5.
    发明公开
    실시간 멀티미디어 서비스 제공 방법 및 시스템 无效
    提供实时多媒体服务的系统和方法

    公开(公告)号:KR1020110092713A

    公开(公告)日:2011-08-18

    申请号:KR1020100012296

    申请日:2010-02-10

    Inventor: 김규현

    CPC classification number: Y02D70/00 G06Q50/10 H04W4/00

    Abstract: PURPOSE: A real time multimedia service providing method and a system for the same are provided to cancel the transmission of an unnecessary packet by the reproduce mode of a multimedia data. CONSTITUTION: A multimedia providing server(200) transmits multimedia data in real time. A mobile terminal(100) transmits a port blocking message to the multimedia providing server when a video mode is activated. The video data is reproduced in the video mode among the real time multimedia data reproduction. The mobile terminal transmits the port blocking message to the multimedia server when the audio mode is activated.

    Abstract translation: 目的:提供一种实时多媒体服务提供方法及其系统,以通过多媒体数据的再现模式取消不必要的分组的传输。 构成:多媒体提供服务器(200)实时传输多媒体数据。 当视频模式被激活时,移动终端(100)向多媒体提供服务器发送端口阻止消息。 视频数据在实时多媒体数据再现中以视频模式再现。 当音频模式被激活时,移动终端向多媒体服务器发送端口阻塞消息。

    반도체 메모리 장치 및 이를 구비한 메모리 시스템
    6.
    发明授权
    반도체 메모리 장치 및 이를 구비한 메모리 시스템 有权
    반도체메모리장치및이를구비한메모리시스템

    公开(公告)号:KR100746225B1

    公开(公告)日:2007-08-03

    申请号:KR1020060013898

    申请日:2006-02-13

    Inventor: 정회주 김규현

    Abstract: A semiconductor memory device and a memory system comprising the same are provided to generate an error detection code without degradation of error detection capability. A first memory cell array block(BLK1) generates first data. A second memory cell array block(BLK2) generates second data. A first error detection code generator(ECCG1) generates a first error detection code for the first data, and generates a first final error detection signal by combining partial bits of the first error detection code and partial bits of the second error detection code. A second error detection code generator(ECCG2) generates the second error detection code for the second data, and generates a second final error detection signal by combining the other bits of the first and second error detection codes.

    Abstract translation: 提供半导体存储器件和包括该半导体存储器件的存储器系统以生成错误检测代码而不降低错误检测能力。 第一存储单元阵列块(BLK1)产生第一数据。 第二存储单元阵列块(BLK2)产生第二数据。 第一错误检测码产生器(ECCG1)为第一数据产生第一错误检测码,并且通过组合第一错误检测码的部分比特和第二错误检测码的部分比特来产生第一最终错误检测信号。 第二错误检测码发生器(ECCG2)为第二数据产生第二错误检测码,并且通过组合第一和第二错误检测码的其他位来产生第二最终错误检测信号。

    클럭 발생 회로
    7.
    发明授权
    클럭 발생 회로 有权
    时钟发生电路

    公开(公告)号:KR100712537B1

    公开(公告)日:2007-04-30

    申请号:KR1020050101490

    申请日:2005-10-26

    Inventor: 박문숙 김규현

    Abstract: 클럭 발생 회로가 개시된다. 본 발명의 실시예에 따른 클럭 발생 회로는 복수개의 클럭 신호들을 발생하는 클럭 발생부 및 상기 복수개의 클럭 신호들의 듀티 사이클(duty cycle)을 보정하여 복수개의 보정 클럭 신호들을 출력하는 듀티 사이클 보정부를 구비한다. 상기 듀티 사이클 보정부는 상기 보정 클럭 신호들에 응답하여 상기 클럭 신호들의 듀티 사이클을 보정하기 위한 제어 신호를 발생하는 전하 펌프를 구비한다. 상기 듀티 사이클 보정부는 대응되는 상기 클럭 신호를 수신하며, 상기 제어 신호에 응답하여 대응되는 상기 클럭 신호의 듀티 사이클이 보정된 상기 보정 클럭 신호를 각각 출력하는 복수개의 증폭부들 및 상기 복수개의 증폭부들로부터 각각 출력되는 상기 보정 클럭 신호들에 응답하여 상기 제어 신호를 상기 복수개의 증폭부들 모두로 인가하는 상기 전하 펌프를 구비한다. 상기 클럭 신호는 싱글 엔디드 신호(single ended signal) 또는 차동 신호(differential signal)이다. 본 발명에 따른 클럭 발생 회로는 소비 전류를 감소시키고, 회로 면적을 줄이면서도 발생된 클럭 신호들 사이의 듀티 에러를 보정할 수 있는 장점이 있다.

    Abstract translation: 时钟产生电路启动。 根据本发明的一个实施例的时钟发生电路是用于产生多个时钟信号部分和包含一个占空比校正,并输出校正后的多个时钟信号来补偿所述多个时钟信号中的占空比(工作周期)的时钟发生器 的。 占空比校正单元包括电荷泵,用于响应于校正时钟信号产生用于校正时钟信号的占空比的控制信号。 接收对应于所述占空比从所述多个放大部和所述多个放大部件的校正单元的时钟信号,每个输出对应于所述时钟信号的校正的时钟信号占空比校正,响应于所述控制信号 以及电荷泵,用于响应于分别输出的校正时钟信号将控制信号施加到全部多个放大单元。 时钟信号是单端信号或差分信号。 根据本发明的时钟生成电路具有能够校正所生成的时钟信号之间的占空误差尚未降低电流消耗,减小电路面积的优点。

    차동데이터 수신기
    8.
    发明授权
    차동데이터 수신기 有权
    차동데이터수신기

    公开(公告)号:KR100674993B1

    公开(公告)日:2007-01-29

    申请号:KR1020050084016

    申请日:2005-09-09

    Inventor: 박문숙 김규현

    Abstract: A differential data receiver is provided to prevent distortion of differential data caused by a change of a DC level of transmitting differential data. A differential data reception unit(430) generates write data by using first data, second data, and at least one offset control voltage. An offset control unit(450) detects an offset voltage between the first data and the second data and generates at least one offset control voltage corresponding to the detected offset voltage in response to a mode selection signal by using the write data and a reference voltage. The first data and second data have different phases at the same swing voltage. The offset voltage corresponds to a difference between a DC level of the first data and a DC level of the second data.

    Abstract translation: 提供差分数据接收器以防止由差分数据传输的DC电平的改变引起的差分数据的失真。 差分数据接收单元(430)通过使用第一数据,第二数据和至少一个偏移控制电压来产生写入数据。 偏移控制单元(450)检测第一数据和第二数据之间的偏移电压,并且通过使用写入数据和参考电压,响应于模式选择信号产生与检测到的偏移电压对应的至少一个偏移控制电压。 第一数据和第二数据在相同的摆动电压下具有不同的相位。 偏移电压对应于第一数据的DC电平与第二数据的DC电平之间的差值。

    시스템 성능을 향상시킬 수 있는 종단방법 및 이를이용하는 메모리 시스템
    9.
    发明授权
    시스템 성능을 향상시킬 수 있는 종단방법 및 이를이용하는 메모리 시스템 失效
    提高系统性能的终止方法和使用该系统性能的内存系统

    公开(公告)号:KR100640589B1

    公开(公告)日:2006-11-01

    申请号:KR1020040081752

    申请日:2004-10-13

    Inventor: 김규현

    Abstract: 공정, 전압, 및 온도가 변하더라도 시스템 성능을 향상시킬 수 있는 종단방법 및 이를 이용하는 메모리 시스템, 이 메모리 시스템에 채용되는 메모리장치가 개시된다. 상기 메모리 시스템은 전송라인, 상기 전송라인에 연결되는 메모리 콘트롤러, 및 상기 전송라인에 연결되는 메모리장치를 구비하고, 상기 메모리 콘트롤러로부터 상기 메모리장치로 데이터를 기입할 때의 상기 전송라인의 종단전압과 상기 메모리장치로부터 상기 메모리 콘트롤러로 데이터를 독출할 때의 상기 전송라인의 종단전압이 서로 다른 것을 특징으로 한다. 상기 메모리 콘트롤러로부터 상기 메모리장치로 데이터를 기입할 때는 상기 전송라인은 HTT(High tap termination)되고, 상기 메모리장치로부터 상기 메모리 콘트롤러로 데이터를 독출할 때는 상기 전송라인은 CTT(Center Tab Termination)된다.

    지연동기루프 모드를 갖는 위상동기루프 회로
    10.
    发明授权
    지연동기루프 모드를 갖는 위상동기루프 회로 失效
    PLL电路具有DLL模式

    公开(公告)号:KR100604783B1

    公开(公告)日:2006-07-26

    申请号:KR1019990038173

    申请日:1999-09-08

    Inventor: 김규현

    Abstract: 동작 초기에 지연동기루프(DLL) 모드로 동작하여 동기 시간이 빠른 위상동기루프(PLL) 회로가 개시된다. 본 발명의 PLL 회로는 위상/주파수 검출부 및 1개 이상의 전압제어 지연부를 구비한다. 위상/주파수 검출부는 외부 클럭과 궤환 신호의주파수를 비교하여, 그 차이에 대응하는 검출 신호를 발생한다. 궤환 신호는 내부 클럭과 동일한 신호이거나 내부 클럭의 주파수를 N분주한 신호이다. 제1 전압제어 지연부는 검출 신호의 전압에 의하여 입력되는 신호를 소정의 지연 시간 만큼 지연시켜 궁극적으로 내부 클럭을 발생시킨다. 제1 전압제어 지연부에 입력되는 신호는 외부 클럭과 궤환 신호가 초기 동기될 때까지는 외부 클럭이며, 동기가 이루어진 이후에는 내부 클럭이다. 내부 클럭의 주파수를 N분주한 신호를 궤환 신호로 할 때는 제1 전압제어 지연부 외에 N-1개의 전압제어 지연부 및 분주기가 더 포함된다. 제2 내지 제N 전압제어 지연부는 제1 전압제어 지연부와 동일한 지연 시간을 가지며, 제i(i=2~N) 전압제어 지연부에 입력되는 신호는 제 i-1 전압제어 지연부의 출력 신호이다.

Patent Agency Ranking