-
公开(公告)号：KR1020090076613A
公开(公告)日：2009-07-13
申请号：KR1020080002659
申请日：2008-01-09
Applicant: 삼성전자주식회사
CPC classification number: G11C29/24 , G11C13/0004
Abstract: A phase-change random access memory, a redundancy cell test method and an access method thereof are provided to increase the test speed of redundancy cell by arranging the column redundancy cell array in a bank. A plurality of column redundancy cell arrays(RED.CELL1~RED.CELL8) is arranged in a plurality of banks(BANK1~BANK8). A plurality of column redundancy write drivers(RED.WD1~RED.WD8) is arranged in the plurality of banks. The plurality of column redundancy write drivers activates the column redundancy cell arrays about all banks in response to one test control signal at the same time. Each column redundancy write driver transmits the redundancy test data in response to the test control signal in the column redundancy cell array.
Abstract translation: 提供相变随机存取存储器，冗余单元测试方法及其访问方法，以通过将列冗余单元阵列布置在存储体中来增加冗余单元的测试速度。 多个列冗余单元阵列（RED.CELL1〜RED.CELL8）被布置在多个存储体（BANK1〜BANK8）中。 多个列冗余写入驱动器（RED.WD1〜RED.WD8）被布置在多个存储体中。 多个列冗余写入驱动器响应于一个测试控制信号同时激活关于所有存储体的列冗余单元阵列。 每列冗余写入驱动器响应于列冗余单元阵列中的测试控制信号发送冗余测试数据。
-
公开(公告)号：KR101369362B1
公开(公告)日：2014-03-05
申请号：KR1020080002659
申请日：2008-01-09
Applicant: 삼성전자주식회사
CPC classification number: G11C29/24 , G11C13/0004
Abstract: 상 변화 메모리 장치, 이의 리던던시 셀 테스트 방법 및 액세스 방법이 개시된다. 본 발명의 실시예에 따른 상 변화 메모리 장치는 복수개의 뱅크들, 칼럼 리던던시 셀 어레이 및 칼럼 리던던시 기입 드라이버을 구비한다. 칼럼 리던던시 셀 어레이는 상기 뱅크들 각각에 구비된다. 칼럼 리던던시 기입 드라이버는 상기 뱅크들 각각에 구비되고, 테스트 제어 신호에 응답하여 대응되는 칼럼 리던던시 셀 어레이에 리던던시 테스트 데이터를 전송한다. 본 발명에 따른 상 변화 장치, 이의 리던던시 셀 테스트 방법 및 액세스 방법은 각 뱅크마다 별개의 칼럼 리던던시 셀 어레이를 구비하고 하나의 프로그램 펄스마다 모든 뱅크에 대한 칼럼 리던던시 셀 어레이를 활성화함으로써, 하나의 노멀 데이터를 기입하는 동안 여러 개의 리던던시 데이터(또는 리던던시 테스트 데이터)를 기입할 수 있어, 리던던시 셀에 대한 테스트 속도를 증가시킬 수 있는 장점이 있다.
-
公开(公告)号：KR100791002B1
公开(公告)日：2008-01-03
申请号：KR1020060113036
申请日：2006-11-15
Applicant: 삼성전자주식회사
CPC classification number: H03D13/004 , H03L7/08
Abstract: A phase locking loop capable of performing burn-in test as maximizing locking range and a burn-in test method thereof are provided to reduce overhead of chip area by generating clock signals used during burn-in test internally. A phase detection part(110) detects phase difference between a reference clock signal and an internal clock signal. A charge pump part(112) generates an adjustment voltage in response to the output of the phase detection part. A voltage controlled oscillator(116) generates the internal clock signal proportional to the adjustment voltage. A control part(120) controls the adjustment voltage in order to increase the phase difference between the reference clock signal and the internal clock signal, in response to a burn-in test mode signal.
Abstract translation: 提供能够进行老化测试以最大化锁定范围的锁相环和其老化测试方法，以通过在内部生成在老化测试期间使用的时钟信号来减少芯片面积的开销。 相位检测部分（110）检测参考时钟信号和内部时钟信号之间的相位差。 电荷泵部分（112）响应于相位检测部分的输出产生调节电压。 压控振荡器（116）产生与调节电压成比例的内部时钟信号。 响应于老化测试模式信号，控制部分（120）控制调节电压以增加参考时钟信号和内部时钟信号之间的相位差。
-
-
Search Results
3
records
(took 0.025 seconds)
