-
公开(公告)号：KR101736384B1
公开(公告)日：2017-05-16
申请号：KR1020100094638
申请日：2010-09-29
Applicant: 삼성전자주식회사
CPC classification number: G06F3/0625 , G06F3/0634 , G06F3/0655 , G06F3/0679 , G06F12/0246 , G06F12/0292 , G06F2212/1028 , G11C7/1072 , Y02D10/13
Abstract: 비휘발성메모리시스템및 그의전력관리방법이개시된다. 본발명의비휘발성메모리시스템은코드영역에대한논리적주소대 물리적주소리스트를포함하는제1 매핑테이블과일반용도역역(GP 영역)에대한논리적주소대 물리적주소리스트를포함하는제2 매핑테이블을저장하는비휘발성메모리;와제1 매핑테이블을비휘발성메모리로부터제1 메모리로로드하고, 제2 매핑테이블을비휘발성메모리로부터제2 메모리로로드하는컨트롤러를구비한다. 제2 메모리는비휘발성메모리시스템의파워-업보다지연되어파워-업되고, 제1 또는제2 메모리는일정요건충족시파워-오프됨으로써비휘발성메모리시스템의전력소모가감소될수 있다.
Abstract translation: 公开了一种用于管理其电力的非易失性存储器系统和方法。 本发明的一种非易失性存储器系统存储包含的逻辑地址的第一映射表将逻辑地址到物理地址列表包括所述代码区的物理地址列表中的第二映射表，和通用yeokyeok（GP区域） 非易失性存储器;负载沃赫第一映射表从所述非易失性存储器的第一存储器，和第二映射表，和用于从非易失性存储器加载所述第二存储器的控制器。 第二存储器是非易失性存储器系统的功率是晚于电 - 可以是非易失性存储器系统，从而减少关断了的功率消耗是，所述第一或第二存储器是功率满足某些要求。
-
公开(公告)号：KR101662495B1
公开(公告)日：2016-10-05
申请号：KR1020150045091
申请日：2015-03-31
Abstract: 본발명은격면반사에의한간섭과왜곡을원천적으로방지하기위하여, 입사광을특정파장대에서반사하도록, 외부전기장의세기와방향에반응하여간격내지배열이변화될수 있는광결정입자들; 입사광의적어도일부를흡수할수 있는광흡수입자들; 및상기광결정입자들과상기광흡수입자들이분산될수 있는매개체;를포함하는광결정표시장치가제공된다.
-
公开(公告)号：KR101653284B1
公开(公告)日：2016-09-01
申请号：KR1020150044248
申请日：2015-03-30
Abstract: 본발명은인가되는전압의세기를조절하는방식이아닌광결정표시장치패널의각 단위셀의전위차를제어하는방식으로특정한색상, 이미지, 정보를나타내는광결정표시장치로서, 서로이격되어배치되며, 전압이인가될수 있는, 제 1 전극및 제 2 전극; 입사광을특정파장대에서반사하도록, 인가된상기전압에의하여형성된전기장의세기와방향에반응하여간격내지배열이변화될수 있는광결정입자들; 및상기제 1 전극및 제 2 전극사이에개재되며, 상기광결정입자들이분산될수 있는매개체; 를포함한다. 인가되는상기전압의세기는동일한하나의레벨을가지되, 인가된상기전압에의하여형성된상기전기장의세기는서로다른적어도둘 이상의레벨을가진다.
-
公开(公告)号：KR1020160048619A
公开(公告)日：2016-05-04
申请号：KR1020150036694
申请日：2015-03-17
Abstract: 본발명은광결정표시장치의구조및 그표시방법에관한것이다. 본발명에따르면, 전극이코팅내지증착된제 1 기판과제 2 기판사이에외부전기장에광결정입자들이특정한간격내지배열을한 후외부전기장의제거이후에도강유전체층의자발분극에의하여그 간격과배열이소정시간동안유지될수 있도록적어도 1층이상의강유전체층이제 1 기판과제 2 기판사이에위치하는광결정표시장치가제공된다.
Abstract translation: 本发明涉及一种光子晶体显示装置的结构， 以及能够在去除电场之后保持实现的颜色，图像和信息的显示方法。 根据本发明，光子晶体颗粒在具有涂覆或沉积在其上的电极的第一和第二基板之间的外部电场中以特定间隔排列或间隔开。 至少一个铁电层被放置在第一和第二基板之间，以便在除去外部电场之后通过铁电层的自发极化将间隔或布置保持预定时间。
-
5.发明授权수용성 크롬프리 표면처리 조성물 및, 이를 이용한 아연도금강판의 제조방법 및 수용성 크롬프리 표면처리 조성물이 코팅된 아연도금강판 有权无铬表面处理组合物，以及使用其的镀锌钢板的制造方法以及镀锌钢板
公开(公告)号：KR101233507B1
公开(公告)日：2013-02-14
申请号：KR1020110017118
申请日：2011-02-25
Abstract: 본 발명은 수용성 크롬프리 표면처리 조성물 및, 이를 이용한 아연도금강판의 제조방법 및 수용성 크롬프리 표면처리 조성물이 코팅된 아연도금강판에 관한 것이다. 본 발명은 조성물 총 중량에 대하여, (A) 실리카 변성수지 40~60 중량%, (B) 가교제 1~3 중량%, (C) 내식제 5~15 중량%, (D) 카본나노튜브 1~10 중량%, (E) 알루미늄 페이스트 0.5~1 중량% , (F) 왁스 0.1~1 중량%, (G) 용매 잔량을 포함한다.
본 발명은 친환경 수성 타입으로 도막 두께가 얇으면서도 우수한 열전도성, 방열성, 내식성, 내화학성, 내흑변성, 윤활성을 확보하므로 환경 친화적인 제품을 제공할 수 있을 뿐 아니라 전자부품 소재로도 널리 이용할 수 있는 이점이 있다.-
Patent Agency Ranking
公开(公告)号：KR100712489B1
公开(公告)日：2007-05-02
申请号：KR1020010029008
申请日：2001-05-25
Applicant: 삼성전자주식회사
IPC: H01L27/10
Abstract: 본 발명은 스토리지 노드 전극간의 간격을 줄이면서도, 인접 스토리지 노드 전극과의 간섭을 줄일 수 있으며, 어스펙트비를 감소시키면서도, 충분한 캐패시터를 확보할 수 있는 반도체 메모리 소자 및 그 제조방법을 개시한다. 개시된 본 발명의 메모리 소자는, 반도체 메모리 소자는 도전 영역을 갖는 반도체 기판과, 반도체 기판 상부에 도전 영역과 콘택되는 수개의 스토리지 노드 콘택을 갖는 층간 절연막을 포함한다. 이러한 층간 절연막 상부에는 스토리지 노드 콘택과 각각 콘택되는 콘케이브 형태의 스토리지 노드 전극이 형성된다. 이때, 스토리지 노드 전극은 상부로 갈수록, 그 직경이 점점 증대되는 역 원뿔대 형상을 갖고, 상기 인접하는 스토리지 노드 전극의 최단 간격은, 크로스링크를 유발하지 않는 최소 거리(N)에서 제 1 길이(X)를 뺀 정도의 간격을 유지하고, 각각의 스토리지 노드 전극의 높이는, 정하여진 높이보다 제 1 길이를 2분한 값 정도 낮다.
스토리지 노드 전극, 크로스링크Abstract translation: 公开了一种半导体存储器件及其制造方法，其能够减小相邻存储节点电极之间的干扰并确保足够的电容器，同时减小纵横比，并且减小存储节点电极之间的距离。 在所公开的存储器件中，半导体存储器件包括具有导电区域的半导体衬底和具有与半导体衬底上的导电区域接触的多个存储节点触点的层间绝缘膜。 在层间绝缘膜的上部，存储节点电极以锥形存储节点触点的形式形成。 此时，存储节点电极是朝向顶部，具有截头圆锥形状的逆使得其直径逐渐增加，并且相邻的存储节点电极的最短间隔在最小距离（N）不会导致交联的第一长度（X ），并且每个存储节点电极的高度比预定高度低大约两分钟。
-
公开(公告)号：KR100505104B1
公开(公告)日：2005-07-29
申请号：KR1020020023653
申请日：2002-04-30
Applicant: 삼성전자주식회사
Inventor： 주재현
IPC: H01L27/105
CPC classification number: G11C11/16
Abstract: 자기 램 셀들, 그 구조체들 및 그 구동방법을 제공한다. 이 자기 램 셀은 두개의 단자들을 갖는 자기 저항체와, 상기 자기 저항체의 일 단자에 접속된 억세스 트랜지스터 및 비트라인과, 상기 자기 저항체의 타 단자에 접속된 읽기 워드라인을 구비한다. 상기 자기 저항체는 상기 억세스 트랜지스터 및 상기 비트라인 사이에 개재된 도전성 수직축을 둘러싸는 제1 강자성체막, 상기 강자성체막의 외측벽을 둘러싸는 터널 절연막, 상기 터널 절연막의 외측벽을 둘러싸는 제2 강유전체막을 갖는다. 이에 따라, 상기 읽기 워드라인은 상기 제2 강유전체막과 전기적으로 접속되고, 상기 제1 강유전체막은 상기 수직축을 통하여 상기 억세스 트랜지스터 및 상기 비트라인에 전기적으로 접속된다. 상기 자기 램 셀은 상기 억세스 트랜지스터를 턴온시키고 상기 수직축에 쓰기 전류를 가함으로써 쓰여지고, 상기 읽기 워드라인 및 상기 비트라인 사이에 읽기 전압을 인가하고 상기 비트라인을 통하여 흐르는 전류에 의해 유기되는 비트라인 전압을 감지함으로써 읽혀진다.
-
公开(公告)号：KR1020040101966A
公开(公告)日：2004-12-03
申请号：KR1020040090363
申请日：2004-11-08
Applicant: 삼성전자주식회사
Inventor： 주재현
IPC: H01L27/115 , H01L27/105
CPC classification number: H01L27/226 , H01L43/06
Abstract: PURPOSE: A magnetic RAM(Random Access Memory) cell is provided to minimize edge effect and to maximize magnetization efficiency. CONSTITUTION: A magnetic RAM cell includes a magnetic resistor, an access transistor and a bit line, a reading word line, and a word line. The magnetic resistor(MR) includes a pair of terminals. The access transistor(TA) and the bit line(BL) are connected with one terminal out of the pair of terminals. The reading word line(RWL) is connected with the other terminal out of the pair of terminals. The word line(WL) is connected with the access transistor. The access transistor is MOS(Metal Oxide Semiconductor) transistor with a gate electrode, a source region(S), and drain region(D). The word line is connected with the gate electrode and the magnetic resistor and bit line are connected with the drain region.
Abstract translation: 目的：提供磁性RAM（随机存取存储器）单元以最小化边缘效应并最大化磁化效率。 构成：磁性RAM单元包括磁性电阻，存取晶体管和位线，读取字线和字线。 磁阻（MR）包括一对端子。 存取晶体管（TA）和位线（BL）与一对端子中的一个端子相连。 读取字线（RWL）与另一个端子连接在一对端子之外。 字线（WL）与存取晶体管连接。 存取晶体管是具有栅电极，源区（S）和漏区（D）的MOS（金属氧化物半导体）晶体管。 字线与栅电极连接，磁电阻和位线与漏区连接。
-
公开(公告)号：KR100438781B1
公开(公告)日：2004-07-05
申请号：KR1020010076560
申请日：2001-12-05
Applicant: 삼성전자주식회사
IPC: H01L21/8242
CPC classification number: H01L28/60
Abstract: A lower electrode (145) formed on a semiconductor substrate (100) comprises a conductor layer having ruthenium, tungsten or iridium. The conductor layer is oxidized to form an oxide film. A dielectric film (150) is coated over the upper portion of the lower electrode. An upper electrode (155) formed at the upper portion of the dielectric film, is coated with a conductive layer oxide film. An Independent claim is also included for the manufacture of a metal-insulator-metal capacitor.
Abstract translation: 形成在半导体衬底（100）上的下电极（145）包括具有钌，钨或铱的导体层。 导体层被氧化而形成氧化膜。 电介质膜（150）被涂覆在下电极的上部之上。 形成在介质膜上部的上电极（155）涂覆有导电层氧化物膜。 独立声明也包括在制造金属绝缘体 - 金属电容器中。
-
公开(公告)号：KR100437452B1
公开(公告)日：2004-06-23
申请号：KR1020020020889
申请日：2002-04-17
Applicant: 삼성전자주식회사
IPC: H01L27/10 , H01L27/115
Abstract: PURPOSE: Phase changeable memory cells are provided to minimize a thermal interference phenomenon between adjacent cells by making a non-selected cell adjacent to a selected cell not programmed while the selected cell is programmed. CONSTITUTION: A plurality of the first data storage elements are located in positions where even rows and even columns cross each other and odd rows and odd columns cross each other, two-dimensionally arranged on a semiconductor substrate. A plurality of the second data storage elements are located in positions where odd rows and even columns cross each other and even rows and odd columns cross each other, two-dimensionally arranged on the semiconductor substrate. A plurality of plate lines are so disposed to cross the upper portions of the first data storage elements, electrically connected to the first data storage elements and arranged in parallel with a diagonal line. A plurality of the second plate lines are disposed between the first plate lines, electrically connected to the second data storage elements.
Abstract translation: 目的：提供相变存储单元以通过在选定单元被编程时使与选定单元相邻的非选定单元未被编程来最小化相邻单元之间的热干扰现象。 构成：多个第一数据存储元件位于偶数行和偶数列彼此交叉的位置，并且奇数行和奇数列彼此交叉，二维地布置在半导体衬底上。 多个第二数据存储元件位于奇数行和偶数列彼此交叉的位置，并且偶数行和奇数列彼此交叉，二维地布置在半导体基板上。 多条板线设置成与第一数据存储元件的上部交叉，电连接到第一数据存储元件并且与对角线平行布置。 多条第二板线布置在第一板线之间，电连接到第二数据存储元件。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.026 seconds)
