公开(公告)号：KR101600951B1

公开(公告)日：2016-03-08

申请号：KR1020090043143

申请日：2009-05-18

Applicant: 삼성전자주식회사

Inventor： 임승호 ,  장실완 ,  지운혁

IPC: G06F12/00 ,  G06F13/10 ,  G06F3/06

CPC classification number: G06F3/0608 ,  G06F3/0611 ,  G06F3/0613 ,  G06F3/0629 ,  G06F3/0653 ,  G06F3/0658 ,  G06F3/0659 ,  G06F3/0661 ,  G06F3/0679 ,  G06F3/0688 ,  G06F12/0246 ,  G06F2212/7208

Abstract: 본발명의실시예에따른고체상태드라이브장치는복수의플래시메모리장치들과이들을제어하는컨트롤러를포함한다. 상기메모리컨트롤러는플래시메모리로구성된메모리장치및 호스트와연결되고, 상기메모리장치를제어하는메모리컨트롤러를포함한다. 상기메모리컨트롤러는제1 및제2 코어들, 상기제1 코어의제어에응답하여상기호스트와인터페이스하는호스트인터페이스부및 상기제2 코어의제어에응답하여상기플래시메모리를제어하는플래시메모리컨트롤러를포함한다. 상기제1 코어는상기호스트와데이터를송수신하도록제어하고, 상기제2 코어는상기메모리장치와데이터를송수신하도록제어한다. 따라서, 본발명은듀얼코어를포함하는메모리컨트롤러를사용하여호스트의부하를저감시킬수 있다.

公开(公告)号：KR101602939B1

公开(公告)日：2016-03-15

申请号：KR1020090098615

申请日：2009-10-16

Applicant: 삼성전자주식회사

Inventor： 권민철 ,  지운혁 ,  신동준 ,  김신

IPC: G06F12/16 ,  G06F1/30 ,  G06F12/00 ,  G06F9/06

CPC classification number: G06F12/0238 ,  G06F11/1441 ,  G06F12/0246 ,  G11C16/225

Abstract: 본발명은불휘발성메모리시스템및 그것의데이터관리방법에관한것이다. 본발명에따른불휘발성메모리시스템은서든파워오프가발생하였을때, 불휘발성메모리시스템이수행중인동작을완료하거나, 휘발성메모리장치에저장된관리데이터들을불휘발성메모리장치에저장할수 있도록임시전원을공급한다. 또한서든파워오프가발생하였을때, 버퍼메모리에저장된데이터들을압축하여불휘발성메모리장치에저장하는것을특징으로한다. 본발명에의하면, 서든파워오프시에관리데이터를압축하여불휘발성메모리장치에저장하기때문에빠르고안정적으로관리데이터를백업할수 있다.

公开(公告)号：KR1020100124082A

公开(公告)日：2010-11-26

申请号：KR1020090043143

申请日：2009-05-18

Applicant: 삼성전자주식회사

Inventor： 임승호 ,  장실완 ,  지운혁

IPC: G06F12/00 ,  G06F13/10 ,  G06F3/06

CPC classification number: G06F3/0608 ,  G06F3/0611 ,  G06F3/0613 ,  G06F3/0629 ,  G06F3/0653 ,  G06F3/0658 ,  G06F3/0659 ,  G06F3/0661 ,  G06F3/0679 ,  G06F3/0688 ,  G06F12/0246 ,  G06F2212/7208

Abstract: PURPOSE: An SSD apparatus is provided to reduce load of host by including memory controller having a built-in dual core. CONSTITUTION: A memory device(110) comprises a flash memory. A memory controller(120) is connected to a host, and controls the memory device. The memory controller comprises two cores(126,127), a host interface unit(124) and a flash memory controller(121). The first core transmits and receives data with the host. The second core transmits and receives data with the memory device.

Abstract translation: 目的：提供一种SSD设备，通过包括具有内置双核的内存控制器来减轻主机负载。 构成：存储器件（110）包括闪存。 存储器控制器（120）连接到主机，并且控制存储器设备。 存储器控制器包括两个核（126,127），主机接口单元（124）和闪存控制器（121）。 第一个核心与主机发送和接收数据。 第二个核心与存储设备发送和接收数据。

公开(公告)号：KR1020120134918A

公开(公告)日：2012-12-12

申请号：KR1020110054142

申请日：2011-06-03

Applicant: 삼성전자주식회사

Inventor： 용환진 ,  지운혁 ,  윤형진

IPC: G06F13/14 ,  G06F13/16

CPC classification number: H04L12/18 ,  G06F9/542 ,  G06F9/544

Abstract: PURPOSE: An electronic device including plural processors is provided to efficiently perform communication between the processors by implementing an inner MCU(Micro Controller Unit). CONSTITUTION: An IPC(Inter-Processor Communication) unit(300) performs communication between processors(100). The processors include each core(111-1) and each memory(113-1). The memory includes a common buffer unit and a transmitting buffer unit. A core of a transmitting processor transmitting a multicast or unicast message writes the multicast message in the common buffer unit of the transmitting processor and writes the unicast message in the transmitting buffer unit of the transmitting processor. [Reference numerals] (111-1) Core; (111-2) Core; (111-M) Core; (113-1) Memory; (113-2) Memory; (113-M) Memory; (310-1) DMA control unit; (310-2) DMA control unit; (310-M) DMA control unit

Abstract translation: 目的：提供包括多个处理器的电子设备，以通过实现内部MCU（微控制器单元）来有效地执行处理器之间的通信。 构成：IPC（处理器间通信）单元（300）执行处理器（100）之间的通信。 处理器包括每个核心（111-1）和每个存储器（113-1）。 存储器包括公共缓冲器单元和发送缓冲器单元。 发送多播或单播消息的发送处理器的核心将发送处理器的公共缓冲器单元中的多播消息写入发送处理器的发送缓冲器单元中。 （111-1）芯; （111-2）核心; （111-M）核; （113-1）内存; （113-2）记忆; （113-M）存储器; （310-1）DMA控制单元; （310-2）DMA控制单元; （310-M）DMA控制单元

公开(公告)号：KR1020110041675A

公开(公告)日：2011-04-22

申请号：KR1020090098615

申请日：2009-10-16

Applicant: 삼성전자주식회사

Inventor： 권민철 ,  지운혁 ,  신동준 ,  김신

IPC: G06F12/16 ,  G06F1/30 ,  G06F12/00 ,  G06F9/06

CPC classification number: G06F12/0238 ,  G06F11/1441 ,  G06F12/0246 ,  G11C16/225

Abstract: PURPOSE: A nonvolatile memory system and data managing method thereof are provided to stably perform the backup of management data and store managing data when a user turns off a nonvolatile memory system. CONSTITUTION: A buffer memory(230) stores metadata. A temporary power supply(260) supplies power. A data compressor(250) compresses the metadata. A plurality of non-volatile memory devices(247) stores the compacted meta data by controlling a memory controller. The operation of controlling the compression and storage is processed in parallel.

Abstract translation: 目的：提供一种非易失性存储器系统及其数据管理方法，用于在用户关闭非易失性存储器系统时稳定地执行管理数据的备份和存储管理数据。 构成：缓冲存储器（230）存储元数据。 临时电源（260）供电。 数据压缩器（250）压缩元数据。 多个非易失性存储器件（247）通过控制存储器控制器来存储压缩的元数据。 控制压缩和存储的操作是并行处理的。