-
公开(公告)号：KR1020150103907A
公开(公告)日：2015-09-14
申请号：KR1020140025549
申请日：2014-03-04
Applicant: 삼성전자주식회사
CPC classification number: B29C45/34 , B29C2045/363
Abstract: 본 발명은 사출 성형 장치에 관한 것으로, 상세하게는 캐비티 내부의 공기를 효율적으로 배출할 수 있도록 개선된 구조를 가지는 사출 성형 장치에 관한 것이다.
본 발명의 일 실시예에 따른 사출 성형 장치는, 상부 코어, 상기 상부 코어에 대향하여 배치되고, 상기 상부 코어와 결합하여 제조할 사출물과 대응하는 형상의 캐비티를 형성하는 하부 코어 및 일측이 상기 캐비티와 연결되도록 상기 하부 코어의 내측에 마련되는 벤트 유닛을 포함하되, 상기 벤트 유닛은 일측이 상기 캐비티와 연결되고, 타측이 외부와 연결되는 배출 유로를 포함한다.Abstract translation: 本发明涉及一种具有改进结构以便有效地排出空腔内的空气的注射成型设备，特别涉及一种注射成型设备。 根据本发明的实施例，注射成型装置包括：上芯; 下芯部，其布置成面对上芯，用于形成与通过联接到上芯部制造的注射成型产品相对应的形式的空腔; 以及弯曲单元，其准备在所述下芯内部，以将其一侧连接到所述空腔，其中所述弯曲单元包括将一侧连接到所述腔并将另一侧连接到外部的排出流路。
-
公开(公告)号：KR1019950010627B1
公开(公告)日：1995-09-20
申请号：KR1019930015701
申请日：1993-08-13
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: a pulse generator for outputting a series of pulse columns in response to transfer of a row address signal; a high voltage sensor for sensing a power supply voltage in response to a write control signal applied from an external device, and for outputting a first level of high voltage sensing signal, if the power supply voltage is lower than a preset sense level but for outputting a second level of high voltage sensing signal, if the power supply voltage is higher than the preset sense level; a pulse column selector connected to an output node of the pulse generator, for passing the pulse columns, if the high voltage sensing signal is in the first level, and for cutting the pulse columns, if the high voltage sensing signal is in the second level; and an activating signal output unit for combining an output of the pulse generator and the row address signal to output the combined result as a word line activation signal.
Abstract translation: 脉冲发生器，用于响应于行地址信号的传送而输出一系列脉冲列; 高电压传感器，用于响应于从外部设备施加的写入控制信号来感测电源电压，并且用于输出第一电平的高电压感测信号，如果电源电压低于预设感测电平，但是用于输出 如果电源电压高于预设感测电平，则第二级高电压感测信号; 连接到脉冲发生器的输出节点的脉冲列选择器，如果高电压感测信号处于第一电平，则用于通过脉冲列，如果高电压感测信号处于第二电平，则脉冲列选择器连接到脉冲发生器的输出节点 ; 以及激活信号输出单元，用于组合脉冲发生器的输出和行地址信号，以将组合结果输出为字线激活信号。
-
公开(公告)号：KR1019950006855A
公开(公告)日：1995-03-21
申请号：KR1019930015701
申请日：1993-08-13
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: 본 발명은 반도체 메모리 장치의 워드라인 구동회로에 관한 것으로, 로우어드레스 신호의 천이에 대응하는 일련의 펄스열을 출력하는 펄스발생기 10와, 외부에서 인가되는 서입제어신호에 대응하여 전원전압을 감지하여 전원전압이 미리 설정된 감지레벨보다 낮을 때는 제1레벨의 고전압감지신호를 출력하고 전원전압이 미리 설정된 감지레벨보다 높을 때는 제2레벨의 고전압감지신호를 출력하는 고전압감지회로 60과, 펄스발생기 10의 출력노드에 접속되며 고전압 감지신호가 제1레벨일 때에는 상기 펄스열을 통과시키고 고전압감지신호가 제2레벨일 때에는 상기 펄스열을 차단하는 펄스열선택회로 115와, 상기 펄스열선택회로 115의 출력과 로우어드레스 신호를 조합하여 워드라인활성화 신호로서 출력하는 활성화신호 출력회로 120을 구비하고 있다. 본 발명에 의하여 반도체 메모리 장치에 인가되는 전원전압이 약 4.5V-5.5V인 경우, 데이타 독출 모드에서 워드라인은 정상적인 펄스 동작을 수행하고, 인가되는 전원전압이 약 8V이상의 고전압인 경우, 데이타 독출 모드에서 선택된 워드라인의 활성화 시간을 길게 하여 워드라인과 연결된 메모리 셀에 충분한 스트레스를 가하여 결함 셀을 감지할 수 있을뿐만아니라, 후속하는 공정 예를 들어 패키지 공정등의 수율을 향상시키는 효과가 있다.
-
公开(公告)号：KR1019940010084A
公开(公告)日：1994-05-24
申请号：KR1019920018435
申请日：1992-10-08
Applicant: 삼성전자주식회사
Inventor： 한성진
IPC: G11C7/00
Abstract: 본 발명은 반도체 메모리 장치에서 특히 소정의 외부입력신호에 대하여 독립적인 입력단을 가지도록 하는 컨트롤 신호 인에이블 신호에 관한 것으로, 종래 기술에 의한 컨트롤 신호 인에이블 신호의 구성방식은 칩내에 필수적으로 구비되어야하는 2개이상의 컨트롤 신호를 단지 하나의 입력단(2)을 통해서 인에이블시키게 되어, 칩의 고집적화에 따라 칩의 사이즈가 커지게 되고 이로부터 버퍼회로(즉, 노아게이트(2))의 출력신호의 로딩이 커지게 되어 출력신호의 고속성의 저하가 유발되는 바, 본 발명에 의한 컨트롤 신호 인에이블 회로는 다수개의 컨트롤 신호의 갯수에 상응하는 버퍼 회로를 각각 독립적으로 패드에 입력단이 연결되게 각각 구비하여 상기 다수개의 컨트롤 신호가 상기 각각의 버퍼회로에 의해서 독립적으로 인에이블되게 하므로서, 칩내에 사용되는 컨트롤 신호의 인에이블동작을 고속화하여 고집적 반도체 메모리 장치의 고속동작을 향상시키며, 예를들어 스테틱 램의 경우에는 교류특성중의 하나인 TCS나 TWR 특성을 개선하는 효과가 있다.
-
公开(公告)号：KR1020140136196A
公开(公告)日：2014-11-28
申请号：KR1020130056403
申请日：2013-05-20
Applicant: 삼성전자주식회사
CPC classification number: B29C33/64 , B05D1/02 , B05D3/007 , B05D7/24 , B05D2254/04 , B29C45/2701 , B29C45/58 , C09D127/12
Abstract: The present invention relates to a method for liquid flow coating on the inside of a flow path of a mold, which improves flowability of a resin by coating silicon oxide film on the inside of whole channel of a flow path of a mold, and especially provides a fundamental solution of preventing contamination caused by stay of remaining resin by reducing friction coefficient with a resin in a pipe. The liquid flow coating method comprises the steps of: forming a silicon oxide-fluorine-based coating solution; inserting an air gun hose into an inlet of a mold of an injection molding device to pump the coating solution into the inside of a flow path of the mold to flow into the flow path of the mold to coating the coating solution on the flow path of the mold; and heating the mold to dry the coating solution to form a coated film.
Abstract translation: 本发明涉及一种在模具的流路内部进行液体流动涂覆的方法，其通过在模具的流路的整个通道的内部涂覆氧化硅膜来改善树脂的流动性，并且特别地提供 这是通过减少与管中的树脂的摩擦系数来防止残留树脂停留引起的污染的基本解决方案。 液体流动涂布方法包括以下步骤：形成氧化硅 - 氟基涂层溶液; 将喷枪软管插入注射成型装置的模具的入口中以将涂覆溶液泵送到模具的流动路径的内部以流入模具的流动路径，以将涂覆溶液涂覆在模具的流动路径上 模具; 并加热模具以干燥涂布溶液以形成涂膜。
-
Patent Agency Ranking
-
-
公开(公告)号：KR1020020039425A
公开(公告)日：2002-05-27
申请号：KR1020000069230
申请日：2000-11-21
Applicant: 삼성전자주식회사
IPC: G11C7/22
CPC classification number: G11C7/222 , G11C7/1057 , H03K5/05
Abstract: PURPOSE: A semiconductor memory device is provided, which prevents a data collision by controlling a disable time of a data output control signal while performing a write operation after a read operation in a high speed operation. CONSTITUTION: A data output buffer of the semiconductor memory device includes a control signal generation circuit(20) and a pulse width control circuit(30). The pulse width control circuit generates a pulse signal(APO) in response to an address state transition signal(API) transiting from a low level to a high level in response to a state transition of an address applied from the external, whose pulse width is varied in response to a pulse width variable control signal(XQi) applied from the external. The control signal generation circuit generates a control signal(KDATA) in response to a clock signal(CLK), and generates a control signal(KDATA') by performing an AND operation of the control signal and the pulse signal. Therefore, an enable time and a disable time of the control signal(KDATA') are varied by the pulse signal generated from the pulse width control circuit. Thus, the collision of read data and write data are prevented by controlling a deselect time of the read data while switching from a read operation to a write operation.
Abstract translation: 目的：提供一种半导体存储器件，其通过在高速运行中的读取操作之后执行写入操作时控制数据输出控制信号的禁止时间来防止数据冲突。 构成：半导体存储器件的数据输出缓冲器包括控制信号产生电路（20）和脉冲宽度控制电路（30）。 响应于从外部施加的地址的状态转变，脉冲宽度控制电路响应于从低电平转移到高电平的地址状态转换信号（API）产生脉冲信号（APO），脉冲宽度为 响应于从外部施加的脉冲宽度可变控制信号（XQi）而变化。 控制信号生成电路根据时钟信号（CLK）生成控制信号（KDATA），通过进行控制信号和脉冲信号的“与”运算，生成控制信号（KDATA'）。 因此，由脉冲宽度控制电路产生的脉冲信号来改变控制信号（KDATA'）的使能时间和禁止时间。 因此，通过在从读取操作切换到写入操作的同时控制读取数据的取消选择时间来防止读取数据和写入数据的冲突。
-
-
公开(公告)号：KR1019940010674B1
公开(公告)日：1994-10-24
申请号：KR1019920019989
申请日：1992-10-29
Applicant: 삼성전자주식회사
IPC: H03K19/00
CPC classification number: H03K19/0948 , H03K19/00384
Abstract: The buffer prevents the input voltage increment from source voltage increment. The buffer includes a buffer means which has pull-up and pull-down transistors, an enable means which has the enable function of buffer means, a compensation means which prevents voltage variation. The input buffer includes a 1st PMOS transistor which has source and draind electrodes, a 1st NMOS transistor which has a drain electrode, a 2nd PMOS trasistor which has a gate electrode, a 3rd PMOS transistor which has a drain electrode, a 4th PMOS transistor which has a drain electorde, a 5th PMOS transistor, and a 6th PMOS transistor which has a drain electrode of the pull-down transistor.
Abstract translation: 缓冲器可防止输入电压从源电压增量增加。 缓冲器包括具有上拉和下拉晶体管的缓冲器装置，具有缓冲装置的使能功能的使能装置，用于防止电压变化的补偿装置。 输入缓冲器包括具有源极和漏极的第一PMOS晶体管，具有漏电极的第一NMOS晶体管，具有栅电极的第二PMOS晶体管，具有漏电极的第三PMOS晶体管，第四PMOS晶体管， 具有漏极电极，第五PMOS晶体管和具有下拉晶体管的漏极的第六PMOS晶体管。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.018 seconds)
