公开(公告)号：KR20210033102A

公开(公告)日：2021-03-26

申请号：KR1020190114081A

申请日：2019-09-17

Applicant: 삼성전자주식회사

Inventor： 박종호 ,  송재열 ,  김완돈 ,  이병훈 ,  핫산무사라트

IPC: H01L29/78 ,  H01L21/02 ,  H01L21/8238

CPC classification number: H01L29/7831 ,  H01L27/0922 ,  H01L21/02172 ,  H01L21/02532 ,  H01L21/8238 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823871 ,  H01L27/0924 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/41791 ,  H01L29/42392 ,  H01L29/4908 ,  H01L29/4966 ,  H01L29/516 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7848 ,  H01L29/7849 ,  H01L29/78696

Abstract: 본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는, 제1 활성 영역 및 제2 활성 영역을 포함하는 기판; 상기 제1 및 제2 활성 영역들 상에 각각 제공된 제1 활성 패턴 및 제2 활성 패턴; 상기 제1 활성 패턴의 상부에 제공된 한 쌍의 제1 소스/드레인 패턴들, 및 상기 한 쌍의 제1 소스/드레인 패턴들 사이에 개재된 제1 채널 패턴; 상기 제2 활성 패턴의 상부에 제공된 한 쌍의 제2 소스/드레인 패턴들, 및 상기 한 쌍의 제2 소스/드레인 패턴들 사이에 개재된 제2 채널 패턴; 및 상기 제1 및 제2 채널 패턴들을 각각 가로지르는 제1 및 제2 게이트 전극들을 포함한다. 상기 제1 및 제2 게이트 전극들 각각은, 상기 제1 및 제2 채널 패턴들 중 그 아래의 하나에 인접하는 제1 금속 패턴을 포함하고, 상기 제1 및 제2 채널 패턴들은 실리콘-게르마늄(SiGe)을 포함하며, 상기 제2 채널 패턴의 게르마늄(Ge)의 농도는, 상기 제1 채널 패턴의 게르마늄(Ge)의 농도보다 크고, 상기 제2 게이트 전극의 상기 제1 금속 패턴의 두께는, 상기 제1 게이트 전극의 상기 제1 금속 패턴의 두께보다 크다.