Patent search ap:("삼성전자주식회사") AND inv:"허동연" Page 1

1.

发明公开
반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법 审中-实审
Title translation: 用于设计半导体器件的布局的方法和使用其制造半导体器件的方法

公开(公告)号：KR1020160121767A

公开(公告)日：2016-10-20

申请号：KR1020150127787

申请日：2015-09-09

Applicant: 삼성전자주식회사

Inventor： 김하영 , 김진태 , 서재우 , 허동연

IPC: H01L27/02 , H01L27/06 , H01L29/06

Abstract: 본발명의실시예에따른반도체장치의제조방법은서로인접하여배치되는제 1 로직셀과제 2 로직셀, 및서로인접하여배치되는더미셀과제 3 로직셀을형성하기위해프리-도전라인들및 포스트-도전라인들을제공하는것을포함한다. 상기제 1 로직셀의도전라인들중 상기제 2 로직셀에인접하는제 1 도전라인과, 상기제 2 로직셀의도전라인들중 상기제 1 로직셀에인접하는제 2 도전라인은제 1 기준간격만큼이격되어배치된다. 상기더미셀의도전라인들중 상기 3 로직셀에인접하는더미라인과, 상기제 3 로직셀의도전라인들중 상기더미셀에인접하는제 3 도전라인은상기제 1 기준간격보다큰 제 2 기준간격만큼이격되어배치된다.

Patent Agency Ranking