-
公开(公告)号：WO2019124770A1
公开(公告)日：2019-06-27
申请号：PCT/KR2018/014392
申请日：2018-11-22
Applicant: 삼성전자주식회사
Inventor： 서재우
Abstract: 단말 장치의 제어 방법이 개시된다. 본 단말 장치의 제어 방법은, 사용자가 단말 장치를 조작함에 따라 생성되는 행위 데이터의 데이터 타입별로 행위 데이터가 암호화될 서로 다른 암호문의 개수를 결정하는 단계, 결정된 개수 단위의 동일한 타입의 행위 데이터가 서로 다른 암호문으로 암호화되도록 행위 데이터를 암호화하여 암호문을 생성하는 단계, 생성된 암호문을 외부 서버로 전송하는 단계, 전송된 암호문에 기초하여 학습된 행위 데이터에 대한 모델이 수신되면, 수신된 모델에 기초하여 단말 장치의 동작을 모니터링하는 단계를 포함한다. 이때, 모델은 기계 학습, 신경망 또는 딥러닝 알고리즘 중 적어도 하나에 따라 학습된 것일 수 있다.
-
公开(公告)号：KR1020170097898A
公开(公告)日：2017-08-29
申请号：KR1020160019556
申请日：2016-02-19
Applicant: 삼성전자주식회사
CPC classification number: G06F3/04883 , G06F3/041 , G06F3/04812 , G06F3/04817 , G06F9/451 , G06F17/245 , G06F2203/04105
Abstract: 본발명은전자장치에관한것으로서, 사용자입력에대응하여디스플레이를제어하는장치및 방법에관한것이다. 이를위해본 발명은전자장치에있어서, 통신인터페이스; 그래픽오브젝트와연관된테이블을저장하기위한메모리; 디스플레이; 및프로세서를포함하고, 상기프로세서는, 사용자입력을획득하고, 상기통신인터페이스를이용하여상기사용자입력에대응하는움직임정보를외부전자장치로송신하고, 상기외부전자장치로부터상기움직임정보에대응하는이미지정보및 상기외부전자장치의화면정보를획득하고, 상기이미지정보에기반하여상기그래픽오브젝트를결정하고, 및상기그래픽오브젝트와상기화면정보를함께표시하도록설정될수 있다.
Abstract translation: 响应于用户输入来控制显示器的设备和方法技术领域本发明涉及一种电子设备，并且更具体地， 为此，本发明提供了一种电子设备，包括：通信接口; 存储器，用于存储与图形对象相关联的表格; 显示; 并且处理器可操作用于：获得用户输入，使用通信接口将与用户输入相对应的运动信息发送到外部电子装置，并且从外部电子装置接收与运动信息相对应的图像 信息和外部电子设备的屏幕信息，基于图像信息确定图形对象，并将图形对象和屏幕信息一起显示。
-
公开(公告)号：KR102219476B1
公开(公告)日：2021-02-24
申请号：KR1020140057838
申请日：2014-05-14
Applicant: 삼성전자주식회사
Abstract: 본발명의일 실시예에따른암호화장치의암호화방법은, 평문을암호화하기위한비밀키또는파라미터를생성하는과정과, 상기비밀키또는상기파라미터를이용하여상기평문을암호문으로변환하는과정과, 상기암호문을데이터베이스에전송하는과정을포함할수 있다. 또한다른실시예도가능하다.
-
公开(公告)号：KR1020160121769A
公开(公告)日：2016-10-20
申请号：KR1020150146729
申请日：2015-10-21
Applicant: 삼성전자주식회사
IPC: H01L27/02 , H01L27/06 , H01L29/43 , H01L29/423
Abstract: 본발명의실시예에따른반도체장치의제조방법은제 1 방향으로서로인접하는제 1 셀및 제 2 셀을구성하는프리-도전라인들을배치하는것, 및포스트-도전라인들을배치하는것을포함할수 있다. 상기제 1 셀의제 1 도전라인은상기제 1 방향에수직인제 2 방향으로연장하고상기제 1 셀과상기제 2 셀의경계에인접하여배치될수 있다. 상기제 2 셀의제 2 도전라인및 제 3 도전라인은상기제 1 방향으로연장하고상기경계에인접하여배치될수 있다. 상기제 2 도전라인및 상기제 3 도전라인은상기제 1 방향을따라배치되는복수의트랙들중 서로인접하지않는두 트랙들상에각각배치될수 있다.
Abstract translation: 根据本发明的一个实施例的制造半导体器件的方法可以包括在第一方向上布置构成彼此相邻的第一单元和第二单元的预导线，并且布置导电后的线 。 第一单元的第一导线可以在垂直于第一方向的第二方向上延伸，并且可以被设置为与第一单元和第二单元之间的边界相邻。 第二单元的第二导线和第三导线可以在第一方向上延伸并设置为与边界相邻。 第二导线和第三导线可以设置在沿着第一方向设置的多个轨道中彼此不相邻的两个轨道上。
-
公开(公告)号：KR1020160121767A
公开(公告)日：2016-10-20
申请号：KR1020150127787
申请日：2015-09-09
Applicant: 삼성전자주식회사
Abstract: 본발명의실시예에따른반도체장치의제조방법은서로인접하여배치되는제 1 로직셀과제 2 로직셀, 및서로인접하여배치되는더미셀과제 3 로직셀을형성하기위해프리-도전라인들및 포스트-도전라인들을제공하는것을포함한다. 상기제 1 로직셀의도전라인들중 상기제 2 로직셀에인접하는제 1 도전라인과, 상기제 2 로직셀의도전라인들중 상기제 1 로직셀에인접하는제 2 도전라인은제 1 기준간격만큼이격되어배치된다. 상기더미셀의도전라인들중 상기 3 로직셀에인접하는더미라인과, 상기제 3 로직셀의도전라인들중 상기더미셀에인접하는제 3 도전라인은상기제 1 기준간격보다큰 제 2 기준간격만큼이격되어배치된다.
-
Patent Agency Ranking
公开(公告)号：KR1020160043893A
公开(公告)日：2016-04-22
申请号：KR1020150120655
申请日：2015-08-27
Applicant: 삼성전자주식회사
Abstract: 양방향지연회로는, 입력구동회로및 지연스위치회로를포함한다. 상기입력구동회로는입력노드및 중간노드사이에연결되고, 상기입력노드를통하여수신되는입력신호를증폭하여상기중간노드를통하여중간신호를발생한다. 상기지연스위치회로는상기중간노드및 지연노드사이에결합되고, 상기입력신호에응답하여천이하는게이트신호에응답하여상기중간신호의상승에지및 하강에지를모두지연하여상기지연노드를통하여지연신호를발생한다. 입력신호에응답하여천이하는게이트신호를이용하여입력신호의상승에지및 하강에지를모두지연하고, 면적대비큰 지연량을구현할수 있다.
Abstract translation: 双向延迟电路包括：输入驱动电路和延迟开关电路。 输入驱动电路连接在输入节点和中间节点之间，并放大通过输入节点接收的输入信号，以通过中间节点生成中间信号。 延迟开关电路连接在中间节点和延迟节点之间，响应于根据输入信号移位的门信号而延迟中间信号的上升沿和下降沿两者，以通过该延迟信号产生延迟信号 延迟节点。 因此，通过使用响应于输入信号移位的门信号来延迟输入信号的上升沿和下降沿，并且可以实现与区域相比大的延迟。
-
公开(公告)号：KR1020150122494A
公开(公告)日：2015-11-02
申请号：KR1020140048835
申请日：2014-04-23
Applicant: 삼성전자주식회사
IPC: H04L9/06
CPC classification number: H04L9/008 , H04L9/06 , H04L9/0631 , H04L9/0637 , H04L9/08 , H04L9/0838 , H04L9/16
Abstract: 암호화장치가개시된다. 본암호화장치는, 기설정된일방향증가함수에대한증가함수파라미터와암호화에필요한비밀키를생성하는설정부, 및, 증가함수파라미터가적용된일방향증가함수를이용하여평문에대한순서보전제1 암호영역을생성하고, 비밀키를이용하여평문에대한제2 암호영역을생성하고, 생성된제1 암호영역및 생성된제2 암호영역을연접하여암호문을생성하는암호화부를포함한다.
Abstract translation: 公开了一种加密装置。 本加密装置包括：设置单元，用于在预设的单向增加功能上生成增加的功能参数，以及加密所需的密码; 以及加密单元，用于使用使用增加函数参数的单向递增函数，在明文上生成保留第一加密区域的顺序，使用秘密密钥在纯文本上生成第二加密区域，并通过连接生成加密文本 生成的第一加密区域和生成的第二加密区域。
-
公开(公告)号：KR1020150099380A
公开(公告)日：2015-08-31
申请号：KR1020140112331
申请日：2014-08-27
Applicant: 삼성전자주식회사
IPC: H01L25/065
CPC classification number: H01L27/0203 , G06F17/5068 , G11C5/025
Abstract: 다중 비트 신호들을 처리하는 집적 회로 및 그 집적 회로를 포함하는 반도체 장치가 개시된다. 본 발명의 예시적 실시예에 따라 집적 회로는 제1 및 제2 비트 신호를 각각 처리하는 제1 및 제2 비트 회로를 포함할 수 있다. 제1 및 제2 비트 회로의 레이아웃들은 기판 상에서 인접하게 배치되어 단위 셀을 형성할 수 있다. 단위 셀은 서로 다른 전압들로 각각 바이어싱 되는 제1 웰 및 제2 웰을 포함할 수 있다. 제1 및 제2 비트 회로의 레이아웃들은 제1 웰 및/또는 제2 웰을 공유할 수 있다.
Abstract translation: 公开了处理多位信号的集成电路和包括集成电路的半导体器件。 根据本发明的示例性实施例的集成电路包括分别处理第一和第二位信号的第一和第二位电路。 第一和第二位电路的布局被布置在基板上，以形成单元电池。 单元电池包括分别偏置到不同电压的第一阱和第二阱。 第一和第二位电路的布局可共享第一阱和/或第二阱。
-
公开(公告)号：KR1020150007906A
公开(公告)日：2015-01-21
申请号：KR1020130126065
申请日：2013-10-22
Applicant: 삼성전자주식회사
IPC: H01L21/28 , H01L21/336
CPC classification number: H01L2224/16225 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014
Abstract: 반도체 장치 및 그 제조 방법이 제공된다. 반도체 장치는, 제1 전압이 제공되는 제1 파워 레일과, 제1 불순물 영역을 접속되는 제1 소오스 전극, 제1 전압과 다른 제2 전압이 제공되는 제2 파워 레일과, 제2 불순물 영역에 접속되는 제2 소오스 전극, 제1 및 제2 불순물 영역 상에 제1 방향으로 연장되어 형성된 게이트 전극, 제1 불순물 영역 상에 형성된 제1 드레인 전극, 제2 불순물 영역 상에 형성된 제2 드레인 전극, 및 제1 드레인 전극과 제2 드레인 전극에 접속되고, 폐루프를 형성하는 연결 배선을 포함한다.
Abstract translation: 提供一种半导体器件及其制造方法。 半导体器件包括接收第一电压的第一电源轨，连接到第一杂质区的第一源电极，接收不同于第一电压的第二电压的第二电源轨，连接到第二电源的第二电源 杂质区域，在第一和第二杂质区域沿第一方向延伸的栅极电极，形成在第一杂质区域上的第一漏极电极，形成在第二杂质区域上的第二漏极电极，以及连接线路 第一漏极和第二漏极并形成闭环。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.028 seconds)
