-
-
-
公开(公告)号：KR101544508B1
公开(公告)日：2015-08-17
申请号：KR1020080117700
申请日：2008-11-25
Applicant: 삼성전자주식회사
CPC classification number: H01L23/13 , H01L23/49816 , H01L24/28 , H01L24/45 , H01L24/48 , H01L24/49 , H01L25/0657 , H01L2224/04042 , H01L2224/05001 , H01L2224/05009 , H01L2224/05554 , H01L2224/0557 , H01L2224/05571 , H01L2224/16145 , H01L2224/29339 , H01L2224/32225 , H01L2224/45124 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/4824 , H01L2224/48465 , H01L2224/48472 , H01L2224/49109 , H01L2224/49175 , H01L2224/73215 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06541 , H01L2225/06562 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01021 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/04953 , H01L2924/14 , H01L2924/15151 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/05599 , H01L2224/05099
Abstract: 인쇄회로기판의서로다른레벨에형성된본드핑거들(bond fingers)을갖는반도체패키지를제공한다. 이장치는본드핑거영역에형성된제 1 본드핑거들및 상기제 1 본드핑거들과다른레벨에형성된제 2 본드핑거들을갖는인쇄회로기판을구비한다. 상기제 1 본드핑거들및 상기제 2 본드핑거들은하나씩번갈아가며배치된다. 상기제 1 및제 2 본드핑거들에인접한반도체칩이제공된다. 상기제 1 및제 2 본드핑거들과상기반도체칩 사이에전기접속들(electrical interconnections)이형성된다.
Abstract translation: 集成电路基板包括在其表面上具有多个导电焊盘的集成电路芯片和安装到集成电路芯片的印刷电路板。 印刷电路板包括第一和第二导电键合指状物的交替布置。 这些第一和第二粘结指相对于多个导电垫分别在第一和第二不同的高度处升高。 印刷电路板还包括第一多个电绝缘基座，其相对于第二导电粘合指状件在升高的高度处支撑相应的第一导电键合指状物。 还提供了第一和第二多个电互连（例如，电线，光束引线）。 第一多个电互连操作以将多个导电焊盘中的第一个导电焊盘电连接到相应的第一导电焊接指状物。 所述第二多个电互连将所述多个导电焊盘中的第二导电焊盘电连接到所述第二导电焊接指中的相应导电焊盘。
-
公开(公告)号：KR1020130088924A
公开(公告)日：2013-08-09
申请号：KR1020120010132
申请日：2012-02-01
Applicant: 삼성전자주식회사
Inventor： 홍민기
IPC: H01L23/50
CPC classification number: H01L2224/10 , H01L2224/48091 , H01L2924/15311 , H01L2924/00014
Abstract: PURPOSE: A semiconductor module is provided to reduce the mounting area of a passive device by forming the passive device between a semiconductor package and a motherboard. CONSTITUTION: A semiconductor package (110) includes a package substrate (111), a semiconductor chip (112), a conductive connection member (116), and a molding material (118). The semiconductor chip is electrically connected to the package substrate. The molding material is formed on the upper surface of the package substrate and covers the semiconductor chip. A motherboard (120) is arranged on the lower part of the semiconductor package and is electrically connected to the semiconductor package. A passive device (130) is formed between the semiconductor package and the motherboard.
Abstract translation: 目的：提供半导体模块以通过在半导体封装和母板之间形成无源器件来减少无源器件的安装面积。 构成：半导体封装（110）包括封装衬底（111），半导体芯片（112），导电连接构件（116）和模制材料（118）。 半导体芯片电连接到封装衬底。 成型材料形成在封装基板的上表面上并覆盖半导体芯片。 主板（120）布置在半导体封装的下部并与半导体封装电连接。 无源器件（130）形成在半导体封装和母板之间。
-
公开(公告)号：KR1020070021710A
公开(公告)日：2007-02-23
申请号：KR1020050076281
申请日：2005-08-19
Applicant: 삼성전자주식회사
IPC: G11C11/4091
CPC classification number: G11C11/4091 , G11C7/06 , G11C7/14 , G11C7/18 , G11C11/4097 , G11C11/4099
Abstract: 본 발명은 더미 센스앰프를 구비하는 반도체 메모리 장치 및 그에 따른 데이터 센싱 방법에 관한 것으로, 본 발명에 따른 반도체 메모리 장치의 일 예는, 메모리 셀 및 더미 셀을 복수개로 각각 구비하는 더미 셀 블록들과; 복수개의 메모리 셀들이 각각 구비되며, 상기 더미 셀 블록들 사이에 배치되는 복수개의 노멀 메모리 셀 블록들과; 서로 인접하는 노멀 메모리 셀 블록들 사이와, 서로 인접하는 노멀 메모리 셀 블록과 더미 셀 블록 사이에 각각 배치되는 노멀 센스앰프 블록들과; 상기 더미 셀 블록들 내부의 메모리 셀들과 더미 셀들 사이를 서로 연결하도록 배치되는 더미 센스앰프 블록들을 구비한다. 본 발명에 따르면, 더미 셀 블록내의 메모리 셀 센싱시 센싱 마진 및 리프레쉬 마진을 증가시킬 수 있게 된다.
더미 셀, 더미 센스앰프, 메모리 셀 블록, 더미 셀 블록, 오픈 비트라인Abstract translation: 本发明涉及一种半导体存储器件，因此数据感测根据方法为与虚设的读出放大器时，半导体存储器件的根据本发明，多个存储单元和虚设单元且具有各虚拟单元块的一例 。 布置在伪单元块之间的多个正常存储单元块; 正常读出放大器块设置在相邻的正常存储单元块之间以及相邻的正常存储单元块和伪单元块之间; 并且虚设感测放大器块被布置成将虚存单元块中的存储单元和虚设单元彼此连接。 根据本发明，可以在感测伪单元块中的存储单元时增加感测余量和刷新余量。
-
Patent Agency Ranking
公开(公告)号：KR1020070004333A
公开(公告)日：2007-01-09
申请号：KR1020050059849
申请日：2005-07-04
Applicant: 삼성전자주식회사
Inventor： 홍민기
Abstract: A semiconductor memory device, which performs a multi word line disturb test operation is provided to reduce test time by performing a sufficient dynamic refresh operation in case of a dynamic test pattern. In a semiconductor memory device driving n word lines during a test operation, a memory bank(100) has a memory block connected to several word lines, and adjacent memory blocks are shared by a sense amplifier circuit. A word line driving circuit(200) has several word line decoders(210~217) connected to each memory block through the word lines, and drives n word lines at the same time during a test operation. The word line driving circuit includes a high voltage generating circuit(300) providing a high voltage required in driving n word lines at the same time. The word line driving circuit drives one word line connected to each of even-numbered memory blocks connected to n word lines at the same time.
Abstract translation: 提供执行多字线干扰测试操作的半导体存储器件，以在动态测试图案的情况下通过执行足够的动态刷新操作来减少测试时间。 在测试操作期间驱动n个字线的半导体存储器件中，存储体（100）具有连接到多个字线的存储块，并且相邻存储块由读出放大器电路共享。 字线驱动电路（200）具有通过字线连接到每个存储器块的多个字线解码器（210〜217），并且在测试操作期间同时驱动n个字线。 字线驱动电路包括同时提供驱动n个字线所需的高电压的高电压产生电路（300）。 字线驱动电路同时驱动连接到连接到n个字线的每个偶数存储块的一条字线。
-
公开(公告)号：KR1020100059061A
公开(公告)日：2010-06-04
申请号：KR1020080117700
申请日：2008-11-25
Applicant: 삼성전자주식회사
CPC classification number: H01L23/13 , H01L23/49816 , H01L24/28 , H01L24/45 , H01L24/48 , H01L24/49 , H01L25/0657 , H01L2224/04042 , H01L2224/05001 , H01L2224/05009 , H01L2224/05554 , H01L2224/0557 , H01L2224/05571 , H01L2224/16145 , H01L2224/29339 , H01L2224/32225 , H01L2224/45124 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/4824 , H01L2224/48465 , H01L2224/48472 , H01L2224/49109 , H01L2224/49175 , H01L2224/73215 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06541 , H01L2225/06562 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01021 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/04953 , H01L2924/14 , H01L2924/15151 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/05599 , H01L2224/05099
Abstract: PURPOSE: A printed circuit board and a semiconductor package having a bond finger is provided to enhance the arrangement efficiency of a first bond finger and a second bond finger by increasing a distance between electrical interconnections due to level difference of printed circuit board. CONSTITUTION: A printed circuit board(110) comprises a first bond finger(113) and a second bond finger(114). The first bond fingers are formed in the bond finger domain. The second bond fingers are formed on a level different from a level where the first bond fingers are. A semiconductor chip comprises the first and second chip pads which are adjacently formed. Electric connections are formed between the first, second bond fingers, and semiconductor chip.
Abstract translation: 目的：提供具有接合指状物的印刷电路板和半导体封装件，以通过增加由于印刷电路板的电平差引起的电互连之间的距离来提高第一接合指状物和第二接合指状物的布置效率。 构成：印刷电路板（110）包括第一粘合指（113）和第二粘结指（114）。 第一键指形成在键指区域中。 第二键指形成在与第一键合指的水平不同的水平上。 半导体芯片包括相邻形成的第一和第二芯片焊盘。 在第一，第二结合指和半导体芯片之间形成电连接。
-
公开(公告)号：KR100702841B1
公开(公告)日：2007-04-03
申请号：KR1020050076281
申请日：2005-08-19
Applicant: 삼성전자주식회사
IPC: G11C11/4091
Abstract: 본 발명은 더미 센스앰프를 구비하는 반도체 메모리 장치 및 그에 따른 데이터 센싱 방법에 관한 것으로, 본 발명에 따른 반도체 메모리 장치의 일 예는, 메모리 셀 및 더미 셀을 복수개로 각각 구비하는 더미 셀 블록들과; 복수개의 메모리 셀들이 각각 구비되며, 상기 더미 셀 블록들 사이에 배치되는 복수개의 노멀 메모리 셀 블록들과; 서로 인접하는 노멀 메모리 셀 블록들 사이와, 서로 인접하는 노멀 메모리 셀 블록과 더미 셀 블록 사이에 각각 배치되는 노멀 센스앰프 블록들과; 상기 더미 셀 블록들 내부의 메모리 셀에 연결되는 노멀 비트라인과 더미 셀에 연결되는 더미비트라인 사이를 서로 연결하며 배치되는 더미 센스앰프를 복수개로 각각 구비하는 더미 센스앰프 블록들을 구비한다. 본 발명에 따르면, 더미 셀 블록내의 메모리 셀 센싱시 센싱 마진 및 리프레쉬 마진을 증가시킬 수 있게 된다.
더미 셀, 더미 센스앰프, 메모리 셀 블록, 더미 셀 블록, 오픈 비트라인-
公开(公告)号：KR1020150046822A
公开(公告)日：2015-05-04
申请号：KR1020130126140
申请日：2013-10-22
Applicant: 삼성전자주식회사
Inventor： 홍민기
IPC: H01L23/12
CPC classification number: H01L25/18 , H01L23/13 , H01L23/3128 , H01L23/49816 , H01L23/5384 , H01L23/5389 , H01L24/06 , H01L24/16 , H01L24/24 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/92 , H01L25/0652 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/04042 , H01L2224/04105 , H01L2224/05553 , H01L2224/06134 , H01L2224/06135 , H01L2224/06136 , H01L2224/16227 , H01L2224/24227 , H01L2224/32145 , H01L2224/32225 , H01L2224/45139 , H01L2224/48091 , H01L2224/48137 , H01L2224/48145 , H01L2224/48147 , H01L2224/48227 , H01L2224/4824 , H01L2224/49097 , H01L2224/49109 , H01L2224/49112 , H01L2224/49175 , H01L2224/73207 , H01L2224/73265 , H01L2224/73267 , H01L2224/92127 , H01L2224/92247 , H01L2225/06506 , H01L2225/0651 , H01L2225/06517 , H01L2225/06562 , H01L2924/00014 , H01L2924/1434 , H01L2924/1436 , H01L2924/1438 , H01L2924/15151 , H01L2924/15153 , H01L2924/15172 , H01L2924/15192 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/45099
Abstract: 본발명은반도체패키지를제공한다. 이반도체패키지에서는, 셀어레이영역과주변회로영역을분리하여각각다른반도체칩으로만든다. 셀어레이영역들을포함하는제 1 반도체칩들과주변회로영역만을포함하는하나의제 2 반도체칩을전기적으로연결시킨다. 이로써고속화가가능하다.
Abstract translation: 本发明提供半导体封装。 一种制造半导体封装的方法，包括：分离单元阵列区域和周围电路区域并分别制造不同的半导体芯片的步骤; 以及电连接包括单元阵列区域的第一半导体芯片和仅包括周围电路区域的第二半导体芯片的步骤，从而实现高速度。
-
公开(公告)号：KR1020140019573A
公开(公告)日：2014-02-17
申请号：KR1020120085836
申请日：2012-08-06
Applicant: 삼성전자주식회사
Inventor： 홍민기
CPC classification number: H01L21/82 , H01L21/561 , H01L21/565 , H01L23/3114 , H01L23/3128 , H01L24/97 , H01L2224/16225 , H01L2924/15151 , H01L2924/15311 , H01L2924/181 , H01L2924/00
Abstract: A semiconductor package is provided. The semiconductor package includes a mounting region and a molding region surrounding the mounting region, a wiring substrate having a through hole penetrating the center part of the mounting region, a semiconductor chip mounted in the mounting region of the wiring substrate by a flip chip method, and a molding part synchronously covering the molding region of the wiring substrate and the semiconductor chip, and filling the though hole and a space between the semiconductor chip and the wiring substrate. The molding part filling the through hol, and a second surface lie in the same plane. The second surface faces the first surface of the wiring substrate on which the semiconductor chip is mounted.
Abstract translation: 提供半导体封装。 半导体封装包括安装区域和围绕安装区域的模制区域，具有穿过安装区域的中心部分的通孔的布线基板，通过倒装芯片方法安装在布线基板的安装区域中的半导体芯片， 以及模制部件，同时覆盖布线基板和半导体芯片的模制区域，并且填充通孔和半导体芯片与布线基板之间的空间。 填充通孔的成型部件和第二表面位于同一平面中。 第二表面面向其上安装有半导体芯片的布线基板的第一表面。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
