公开(公告)号：KR1020040050540A

公开(公告)日：2004-06-16

申请号：KR1020020078393

申请日：2002-12-10

Applicant: 삼성전자주식회사 ,  아주대학교산학협력단

Inventor： 선우명훈 ,  조성문 ,  강진용

IPC: G06F17/14

CPC classification number: G06F17/142

Abstract: PURPOSE: A circuit and a method for operating the FFT(Fast Fourier Transform) on a programmable processor are provided to reduce an operation cycle additionally generated in the programmable processor except a butterfly operation. CONSTITUTION: A program controller(110) generates an FFT start signal and controls the programmable processor. A program memory(120) stores an application program of the programmable processor. An FFT address generator(130) removes the cycle for generating a loop instruction and an address used for the FFT, and generates an offset address and an operation termination signal of the butterfly input data. An address generator(140) calculates the address of a data memory(160) by using the offset address generated from the FFT address generator. The data memory stores the data for the operation. A data processor(150) performs an arithmetic logic operation by using the data of the data memory. A flag register(170) generates an FFT operation signal.

Abstract translation: 目的：提供一种用于在可编程处理器上操作FFT（快速傅立叶变换）的电路和方法，以减少可编程处理器中除蝴蝶操作之外额外产生的操作周期。 构成：程序控制器（110）产生FFT起始信号并控制可编程处理器。 程序存储器（120）存储可编程处理器的应用程序。 FFT地址生成器（130）去除用于生成循环指令和用于FFT的地址的周期，并且生成蝶形输入数据的偏移地址和操作终止信号。 地址生成器（140）通过使用从FFT地址生成器生成的偏移地址来计算数据存储器（160）的地址。 数据存储器存储用于操作的数据。 数据处理器（150）通过使用数据存储器的数据执行算术逻辑运算。 标志寄存器（170）产生FFT运算信号。

公开(公告)号：KR100492091B1

公开(公告)日：2005-06-01

申请号：KR1020020078393

申请日：2002-12-10

Applicant: 삼성전자주식회사 ,  아주대학교산학협력단

Inventor： 선우명훈 ,  조성문 ,  강진용

IPC: G06F17/14

CPC classification number: G06F17/142

Abstract: 본 발명은 주문형 반도체 기반의 시스템과 프로그래머블 프로세서의 장점을 수용하여 고속 통신 알고리즘의 실시간 처리가 가능하고 시스템의 설계 유연성을 확보하여 다양한 표준에 사용할 수 있는 프로세서에 관한 것으로, 특히 고속 데이터 전송을 위한 DMT (Discrete MultiTone), OFDM (Orthogonal Frequency Division Multiplexing) 모뎀의 핵심 기능부에 해당하는 고속 푸리에 변환을 연산하기 위한 프로그래머블 프로세서에서의 연산 회로 및 그 연산 방법을 제공한다.