-
公开(公告)号：KR1020060031077A
公开(公告)日：2006-04-12
申请号：KR1020040079961
申请日：2004-10-07
Applicant: 삼성전자주식회사 , 아주대학교산학협력단
IPC: H04L27/01
CPC classification number: H04L25/03057 , H04L2025/0349
Abstract: 연선을 이용하는 이더넷 수신기의 디지털 신호 처리 장치가 개시된다. 본 발명의 실시예에 따른 디지털 신호 처리 장치는 결정 궤환 등화기, 제 1 합산기, 슬라이서, 제 2 합산기 및 BLW 보정기를 구비한다. 결정 궤환 등화기는 샘플링 데이터를 수신하고, 상기 샘플링 데이터가 전송 선로에서 감쇄된 주파수에 따른 레벨을 보상한다. 제 1 합산기는 상기 결정 궤환 등화기 출력과 베이스라인 완더(BaseLine Wander) 보정값을 합산한다. 슬라이서는 상기 제 1 합산기의 출력과 임계값을 비교하여 출력 데이터를 출력한다. 제 2 합산기는 상기 출력 데이터로부터 상기 샘플링 데이터를 지연시킨 지연 샘플링 데이터를 감산하여 베이스라인 완더 에러값을 발생한다. BLW 보정기는 상기 베이스라인 완더 에러값을 보정하여 상기 베이스 라인 완더 보정값을 출력한다. 본 발명에 따른 디지털 신호 처리 장치는 결정 궤환 등화기의 지연만큼 지연된 지연 샘플링 데이터와 슬라이서 출력 값을 사용하여 베이스라인 완더 에러값을 측정함으로써 결정 궤환 등화기와 BLW 보정기 사이의 상호 작용을 최소화 할 수 있는 장점이 있다.
-
公开(公告)号：KR102249810B1
公开(公告)日：2021-05-11
申请号：KR1020140093316
申请日：2014-07-23
Applicant: 삼성전자주식회사
Inventor： 홍주형
Abstract: 본발명은스토리지장치의동작방법에관한것이다. 본발명의동작방법은, 커맨드, 어드레스및 데이터를수신하는단계, 커맨드에응답하여어드레스에대응하는불휘발성메모리의저장공간에미리저장된데이터를수신된데이터와비교하는단계, 그리고미리저장된데이터와수신된데이터가동일하지않으면, 수신된데이터를불휘발성메모리에기입하는단계로구성된다. 미리저장된데이터와수신된데이터가동일하면, 수신된데이터의기입이취소된다.
-
公开(公告)号：KR1020120063329A
公开(公告)日：2012-06-15
申请号：KR1020100124450
申请日：2010-12-07
Applicant: 삼성전자주식회사
IPC: G06F11/08
CPC classification number: G06F11/1048 , H03M13/09 , H03M13/1525 , H03M13/1545 , H03M13/1555 , H03M13/6561
Abstract: PURPOSE: An ECC(Error Check and Corrector) and a memory system including the same are provided to increase the degree of integration by calculating syndrome of the first and second reading data through a channel. CONSTITUTION: First and second syndrome register blocks(321,322) receive first and second reading data which are transmitted through respectively different channels. The first reading data is received by being divided in first sector reading data. The second reading data is received by being divided in second sector reading data. A syndrome calculating block(323) performs operation based on the first sector reading data.
Abstract translation: 目的：提供ECC（错误检查和校正器）和包括其的存储器系统，以通过通过计算通过通道的第一和第二读取数据的校正来增加积分的程度。 构成：第一和第二校正子寄存器块（321,322）接收分别通过不同信道发送的第一和第二读取数据。 通过在第一扇区读取数据中分割来接收第一读取数据。 通过在第二扇区读取数据中分割来接收第二读取数据。 校正子计算块（323）基于第一扇区读取数据执行操作。
-
Patent Agency Ranking
公开(公告)号：KR1020100117857A
公开(公告)日：2010-11-04
申请号：KR1020090036540
申请日：2009-04-27
Applicant: 삼성전자주식회사
Inventor： 홍주형
CPC classification number: G06F1/3234 , G06F1/266
Abstract: PURPOSE: A data storage device including a current detector is provided to prevent instability of an information process system due to sudden power consumption by variously changing a driving mode to perform a command inputted according to the size of a current for an internal operation. CONSTITUTION: A current detector(110) detects the size of a consumable current flowing in an SSD(Solid State Disk)(100) with a power supply voltage. A power managing unit(120) manages power consumption of a plurality of memory devices according to the detection result from the current detector. An SSD controller(130) provides a physical connection with a host and an SSD. A buffer memory(140) stores data read by memory devices(150,160,170) or write data provided from the host. The memory devices are connected to the SSD controller with a channel unit.
Abstract translation: 目的：提供一种包括电流检测器的数据存储装置，以防止由于通过不同地改变驱动模式而突然耗电的信息处理系统的不稳定性，以执行根据内部操作的电流大小输入的命令。 构成：电流检测器（110）利用电源电压检测在SSD（固态盘）（100）中流动的可消耗电流的大小。 功率管理单元（120）根据来自当前检测器的检测结果管理多个存储器件的功耗。 SSD控制器（130）提供与主机和SSD的物理连接。 缓冲存储器（140）存储由存储器件（150,160,170）读取的数据或从主机提供的写入数据。 存储器件通过通道单元连接到SSD控制器。
-
公开(公告)号：KR101612111B1
公开(公告)日：2016-04-14
申请号：KR1020090036540
申请日：2009-04-27
Applicant: 삼성전자주식회사
Inventor： 홍주형
CPC classification number: G06F1/3234 , G06F1/266
Abstract: 본발명에따른데이터저장장치는, 복수의메모리장치들과전원소스로부터유입되는전류를검출하는검출기와그리고전류검출기로부터제공되는전류검출결과에따라, 상기복수의메모리장치들의소모전력을관리하기위한전력관리부를포함한다.
-
公开(公告)号：KR1020160012299A
公开(公告)日：2016-02-03
申请号：KR1020140093316
申请日：2014-07-23
Applicant: 삼성전자주식회사
Inventor： 홍주형
CPC classification number: G11C7/00 , G06F3/0641 , G06F11/1004 , G06F12/0246 , G06F12/0868 , G06F2212/1016 , G06F2212/7202 , G06F2212/7203 , G11C7/22 , G11C16/10 , G11C16/32 , G11C2207/2245 , G11C2207/2263
Abstract: 본발명은스토리지장치의동작방법에관한것이다. 본발명의동작방법은, 커맨드, 어드레스및 데이터를수신하는단계, 커맨드에응답하여어드레스에대응하는불휘발성메모리의저장공간에미리저장된데이터를수신된데이터와비교하는단계, 그리고미리저장된데이터와수신된데이터가동일하지않으면, 수신된데이터를불휘발성메모리에기입하는단계로구성된다. 미리저장된데이터와수신된데이터가동일하면, 수신된데이터의기입이취소된다.
Abstract translation: 本发明涉及一种存储装置的操作方法。 根据本发明，操作方法包括以下步骤：接收命令，地址和数据; 响应于该命令，将与预先存储在非易失性存储器的存储空间中的数据对应于具有接收数据的地址进行比较; 以及当先前存储的数据与所接收的数据不同时，将所接收的数据写入非易失性存储器。 当先前存储的数据等于接收到的数据时，取消接收到的数据的写入。
-
公开(公告)号：KR101425957B1
公开(公告)日：2014-08-06
申请号：KR1020070084143
申请日：2007-08-21
Applicant: 삼성전자주식회사
IPC: G11C29/42
CPC classification number: G06F11/10
Abstract: 여기에 개시된 ECC 제어 회로는 복수의 메모리 장치들과 연결되며, 복수의 ECC 블록들 및 복수의 선택기들을 포함한다. 복수의 ECC 블록들은 복수의 메모리 장치들에 각각 대응하며, 대응하는 메모리 장치로부터 읽혀진 데이터에 대한 에러 검출 및 정정을 수행하고, 에러 정정된 데이터 및 에러 검출 신호를 출력한다. 복수의 선택기들은 복수의 ECC 블록들에 각각 대응하며, 복수의 메모리 장치들로부터 읽혀진 데이터를 DMA 버퍼 및 ECC 블록으로 제공한다. 상기 선택기들 각각은 대응하는 에러 검출 신호가 활성 상태일 때 상기 메모리 장치로부터 읽혀진 데이터 대신에 상기 ECC 블록들로부터의 상기 에러 정정된 데이터를 상기 DMA 버퍼로 제공한다.
-
公开(公告)号：KR1020090019593A
公开(公告)日：2009-02-25
申请号：KR1020070084143
申请日：2007-08-21
Applicant: 삼성전자주식회사
IPC: G11C29/42
CPC classification number: G06F11/10
Abstract: An ECC control circuit and a multi-channel memory system including the same are provided to detect and correct efficiently errors of data stored in a plurality of memory devices. An ECC control circuit includes a DMA buffer(250), a plurality of ECC blocks(263,264), and a plurality of selectors. The ECC blocks output error-corrected data and error detection signals. The selectors transmit the data read from a memory device to the DMA buffer and the ECC blocks. The selectors provides the error-corrected data instead of the data read from the memory device to the DMA buffer when the corresponding error detection signals are in active states.
Abstract translation: 提供ECC控制电路和包括该ECC控制电路的多通道存储器系统以有效地检测和纠正存储在多个存储器件中的数据的错误。 ECC控制电路包括DMA缓冲器（250），多个ECC块（263,264）和多个选择器。 ECC块输出纠错数据和错误检测信号。 选择器将从存储器件读取的数据传送到DMA缓冲器和ECC块。 当相应的错误检测信号处于活动状态时，选择器提供错误校正的数据，而不是从存储器件读取到DMA缓冲器的数据。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
