전기적 퓨즈 소자 및 그 동작방법
    3.
    发明公开
    전기적 퓨즈 소자 및 그 동작방법 无效
    电熔丝器件及其操作方法

    公开(公告)号:KR1020090102555A

    公开(公告)日:2009-09-30

    申请号:KR1020080028068

    申请日:2008-03-26

    CPC classification number: H01L23/5256 H01L2924/0002 H01L2924/00

    Abstract: PURPOSE: An electrical fuse device and method of operating the same are provided to use the existing processing of semiconductor device using the material of the metal gate of the cell region or the metal wiring. CONSTITUTION: The electrical fuse device includes the cathode(100) and the anode(200), and the fuse link(150). The cathode is separated from the anode. The fuse link connects a cathode and anode. The fuse link includes laminated two metal layers. The number of the metal layer which becomes blowing is changed according to the voltage applied in the fuse link and the intensity.

    Abstract translation: 目的:提供一种电熔丝装置及其操作方法,以使用半导体器件的现有处理,其使用电池区域的金属栅极或金属布线的材料。 构成:电熔丝装置包括阴极(100)和阳极(200)以及熔断体(150)。 阴极与阳极分离。 熔断体连接阴极和阳极。 熔断体包括层压的两层金属层。 根据施加在熔断体中的电压和强度,变成吹塑的金属层的数量变化。

    퓨즈소자 및 그의 동작방법
    4.
    发明公开
    퓨즈소자 및 그의 동작방법 无效
    保险丝装置及其操作方法

    公开(公告)号:KR1020100008705A

    公开(公告)日:2010-01-26

    申请号:KR1020080069301

    申请日:2008-07-16

    CPC classification number: H01L23/5256 H01L21/324 H01L21/76838 H01L21/76897

    Abstract: PURPOSE: A fuse device and a method for operating the same are provided to reduce power consumption by performing a programming operation after heating a fuse. CONSTITUTION: A fuse device includes a fuse(F1) and a current applying unit. The fuse has a pre-heated area for programming. The fuse includes at least one of metal and silicide. The current applying unit applies a programming current to the fuse and includes a driving device(Tr1) and a power source. The driving device is connected to the fuse. The power source is connected to the driving device with a conductive connection structure. The connection structure includes a conductive plug(P1) and a wire(W1). The height of the fuse is equal to or smaller than the height of the wire.

    Abstract translation: 目的:提供一种保险丝装置及其操作方法,以在加热保险丝之后执行编程操作来降低功耗。 构成:保险丝装置包括保险丝(F1)和电流施加单元。 保险丝具有用于编程的预热区域。 保险丝包括金属和硅化物中的至少一种。 电流施加单元向保险丝施加编程电流,并包括驱动装置(Tr1)和电源。 驱动装置连接到保险丝。 电源通过导电连接结构连接到驱动装置。 连接结构包括导电插头(P1)和导线(W1)。 保险丝的高度等于或小于电线的高度。

    멀티 플러그를 이용한 멀티 비트 OTP 메모리 소자와 그제조 및 동작방법
    5.
    发明公开
    멀티 플러그를 이용한 멀티 비트 OTP 메모리 소자와 그제조 및 동작방법 有权
    使用多个插头的多位OTP(一次可编程)存储器件及其制造和操作方法

    公开(公告)号:KR1020090095096A

    公开(公告)日:2009-09-09

    申请号:KR1020080020200

    申请日:2008-03-04

    CPC classification number: H01L27/101 G11C11/5692

    Abstract: An OTP(One Time Programmable) memory device using multi plug, and a manufacturing and operating method thereof are provided to store data more than 2 bit by connecting four or more plugs between a link and a cathode. A link(44) is connected to an anode(42). A first connection unit connects the link and a cathode(40). The link and anode are included in a position lower than the cathode. The link and the anode are included in a position higher than the cathode. The cathode, the anode, the link, and the first connection unit are included in the same plane. The first connection unit includes at least one plug.

    Abstract translation: 提供使用多插头的OTP(一次可编程)存储器件及其制造和操作方法,以通过在链路和阴极之间连接四个或更多个插头来存储超过2位的数据。 连接件(44)连接到阳极(42)。 第一连接单元连接连杆和阴极(40)。 链路和阳极被包括在比阴极低的位置。 链路和阳极被包括在比阴极高的位置。 阴极,阳极,连接件和第一连接单元包括在同一平面内。 第一连接单元包括至少一个插头。

    이진 위상 격자가 형성된 액정 소자 및 그 제조 방법
    6.
    发明授权
    이진 위상 격자가 형성된 액정 소자 및 그 제조 방법 失效
    用双相晶粒形成的液晶装置及其制造方法

    公开(公告)号:KR100501714B1

    公开(公告)日:2005-07-18

    申请号:KR1020030006494

    申请日:2003-01-30

    Abstract: 본 발명은 이진 위상 격자가 형성된 액정 소자 및 그 제조 방법을 개시한다. 본 발명의 액정 소자는 제 1 배향막이 형성된 제 1 기판; 상기 제 1 배향막과 대면하는 제 2 배향막이 형성되며, 상기 제 1 기판과 소정의 간격을 두고 이격된 제 2 기판; 및 상기 제 1 기판과 상기 제 2 기판 사이에 주입된 유전 이방성 액정 물질을 포함하며, 상기 제 2 배향막에는 이진 위상 격자가 형성되어 있고, 상기 이진 위상 격자는 전압의 인가가 없을 때 상기 유전 이방성 액정 물질을 제 1 선경사각으로 배향시키는 제 1 배향 영역과, 상기 유전 이방성 액정 물질을 상기 제 1 선경사각과는 다른 제 2 선경사각으로 배향시키는 제 2 배향 영역을 포함한다. 따라서, 본 발명은 입사광을 각 편광 성분별로 얻을 수 있다.

    이진 위상 격자가 형성된 액정 소자 및 그 제조 방법
    7.
    发明公开
    이진 위상 격자가 형성된 액정 소자 및 그 제조 방법 失效
    具有二相晶粒的液晶装置及其制造方法

    公开(公告)号:KR1020040069929A

    公开(公告)日:2004-08-06

    申请号:KR1020030006494

    申请日:2003-01-30

    Abstract: PURPOSE: A liquid crystal device having a binary phase grating and a method for fabricating the liquid crystal device are provided to selectively diffract a specific polarization component of an incident beam. CONSTITUTION: A liquid crystal device having a binary phase grating includes the first substrate(21) on which the first alignment film(23) is formed, the second substrate(11) on which the second alignment film(13) is formed, and a dielectric anisotropy liquid crystal material(1) interposed between the first and second substrates. The binary phase grating is formed on the second alignment film. The binary phase grating includes the first alignment region(30) where the liquid crystal is aligned at the first pre-tilt angle when voltage is not applied to the liquid crystal and the second alignment region(31) where the liquid crystal is aligned at the second pre-tilt angle different from the first pre-tilt angle.

    Abstract translation: 目的:提供具有二进制相位光栅的液晶装置和用于制造液晶装置的方法,以选择性地衍射入射光束的特定偏振分量。 构成:具有二进制相位光栅的液晶装置包括形成有第一取向膜(23)的第一基板(21),形成有第二取向膜(13)的第二基板(11) 位于第一和第二基板之间的介电各向异性液晶材料(1)。 二元相位光栅形成在第二取向膜上。 二值相位光栅包括第一对准区域(30),其中当液晶不施加电压时液晶以第一预倾角对准,并且第二取向区域(31)的液晶在 与第一预倾角不同的第二预倾角。

    반도체 소자의 배선 형성 방법
    8.
    发明公开
    반도체 소자의 배선 형성 방법 审中-实审
    制造半导体器件互连的方法

    公开(公告)号:KR1020170015790A

    公开(公告)日:2017-02-09

    申请号:KR1020150108958

    申请日:2015-07-31

    Abstract: 본발명의일 실시예에따른반도체소자의제조방법은, 반도체기판상에하부절연층및 하부배선을형성하는단계; 상기하부배선의상면에절연패턴층을자기조립(self-assembly)에의하여형성하는단계; 상기절연패턴층상에층간절연층및 트렌치마스크를형성하는단계; 상기트렌치마스크상에상기층간절연층의일부를노출시키는포토레지스트패턴을형성하는단계; 상기포토레지스트패턴을이용하여상기층간절연층의일부를제거하여, 상기절연패턴층을노출시키는예비비아홀을형성하는단계; 상기포토레지스트패턴을제거하는단계; 상기포토레지스트패턴을제거한후 노출된상기트렌치마스크를이용하여상기층간절연층을식각하여트렌치를형성하는단계; 상기예비비아홀내의상기절연패턴층을선택적으로식각하여상기하부배선을노출시키는비아홀을형성하는단계; 및상기트렌치및 상기비아홀을배선물질로채우는단계;를포함할수 있다.

    Abstract translation: 形成用于半导体器件的互连的方法包括在半导体衬底上形成下绝缘层和下互连,通过自组装在下互连上形成绝缘图案层,在绝缘图案上形成层间绝缘层和沟槽掩模 形成通过去除一部分层间绝缘层而使绝缘图案层露出的准备通孔,通过使用沟槽掩模蚀刻层间绝缘层形成沟槽,形成允许下互连暴露的通孔 通过选择性地蚀刻预备通孔内的绝缘图案层,并用导电材料填充沟槽和通孔。

    반도체 소자 및 그 반도체 소자의 제조 방법
    9.
    发明公开
    반도체 소자 및 그 반도체 소자의 제조 방법 审中-实审
    半导体器件和制造该半导体器件的方法

    公开(公告)号:KR1020170051003A

    公开(公告)日:2017-05-11

    申请号:KR1020150153257

    申请日:2015-11-02

    CPC classification number: H01L21/0338 H01L21/0332 H01L21/0335 H01L21/0337

    Abstract: 반도체소자의제조방법이제공된다. 기판상에타겟층을형성하고, 상기타겟층상에일정한기준피치로반복형성되는복수의기준패턴을형성하며, 상기복수의기준패턴각각의양 측벽을덮는복수의스페이서를형성하고, 상기복수의스페이서와이에인접한복수의스페이서사이의공간을채우는복수의매립패턴을형성한다. 상기복수의매립패턴의일부분상에제1 표면처리를수행하여표면개질된매립패턴을형성하고, 상기복수의기준패턴의일부분상에제2 표면처리를수행하여표면개질된기준패턴을형성하며, 상기표면개질된매립패턴및 상기표면개질된기준패턴이제거되지않도록상기복수의매립패턴과상기복수의기준패턴을제거한다.

    Abstract translation: 提供了一种制造半导体器件的方法。 在目标层上形成以预定参考间距重复形成的多个参考图案,形成覆盖多个参考图案中的每一个的两个侧壁的多个间隔物,以及形成多个间隔物 从而形成填充多个与其相邻的间隔物之间​​的空间的多个掩埋图案。 对所述多个埋入图案的一部分执行第一表面处理以形成表面修饰的埋入图案并且对所述多个参考图案的一部分执行第二表面处理以形成表面修改的参考图案, 多个嵌入图案和多个参考图案被去除,使得表面修改的嵌入图案和经表面修改的参考图案不被去除。

Patent Agency Ranking