公开(公告)号：KR101352766B1

公开(公告)日：2014-01-15

申请号：KR1020110131223

申请日：2011-12-08

Applicant: 서강대학교산학협력단

Inventor： 김광수 ,  구용서

IPC: H01L29/78 ,  H01L21/336

Abstract: 본 발명은 수평 게이트 IGBT 소자에 관한 것으로서, P+ 콜렉터 영역에 접하는 콜렉터 전극, P+ 에미터 영역과 N+ 에미터 영역에 접하는 제 1 에미터 전극, 및 N 드리프트 층에 접하는 수평 게이트 전극을 포함하고, 상기 수평 게이트 전극은 2개의 수평 게이트 서브 전극들로 나뉘고, 상기 수평 게이트 서브 전극들에 nMOS가 연결되어 있으며, 상기 콜렉터 전극에 접하는 P+ 콜렉터 영역은 적어도 하나 이상의 산화막으로 분리되는 것을 특징으로 하며 순방향 특성, 턴-오프 특성, 및 래치업 특성이 좋다.

公开(公告)号：KR1020130064555A

公开(公告)日：2013-06-18

申请号：KR1020110131223

申请日：2011-12-08

Applicant: 서강대학교산학협력단

Inventor： 김광수 ,  구용서

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66325 ,  H01L29/66234 ,  H01L29/66333 ,  H01L29/66712

Abstract: PURPOSE: A planar gate IGBT with an nMOS is provided to improve the efficiency of electron injections by inserting an nMOS into a planar gate. CONSTITUTION: A P+ collector region(20) is positioned on the lower part of an N drift layer(10). An N+ region(40) is positioned in the lower sides of the N drift layer. A first emitter electrode(50) is positioned on the upper sides of the N drift layer. A planar gate electrode(60) is positioned between the upper part of the N drift layer and the first emitter electrode. A second emitter electrode(70) is positioned between the planar gate electrodes.

Abstract translation: 目的：提供具有nMOS的平面栅极IGBT，以通过将nMOS插入平面栅极来提高电子注入的效率。 构成：P +集电极区域（20）位于N漂移层（10）的下部。 N +区域（40）位于N漂移层的下侧。 第一发射电极（50）位于N漂移层的上侧。 平面栅电极（60）位于N漂移层的上部和第一发射极之间。 第二发射电极（70）位于平面栅电极之间。