公开(公告)号：KR1020130019201A

公开(公告)日：2013-02-26

申请号：KR1020110081210

申请日：2011-08-16

Applicant: 서울대학교산학협력단

Inventor： 박병국 ,  김경완 ,  이정한

IPC: H01L29/775 ,  H01L21/335

CPC classification number: H01L29/7613 ,  H01L29/66439 ,  Y10S977/937

Abstract: PURPOSE: A single electron transistor and a manufacturing method thereof are provided to reduce the size of a quantum dot by surrounding the quantum dot with a tunneling insulation layer and a gate insulation layer in a trench. CONSTITUTION: A semiconductor substrate includes a protrusion on one side thereof. A source region(14) is formed on the protrusion of the substrate. A sidewall insulation layer(22) is formed on the etched substrate and a part of the sidewall of the protrusion. A drain region(34) faces the source region and is more protrusive than the sidewall insulation layer. The gate insulation layer surrounds the front, the rear, and the top of the quantum dot.

Abstract translation: 目的：提供单电子晶体管及其制造方法，以通过在沟槽中具有隧道绝缘层和栅极绝缘层来围绕量子点来减小量子点的尺寸。 构成：半导体衬底在其一侧包括突起。 源区域（14）形成在基板的突出部上。 在蚀刻的基板上形成侧壁绝缘层（22），并且突起的侧壁的一部分形成。 漏极区域（34）面对源极区域并且比侧壁绝缘层更突出。 栅极绝缘层围绕量子点的前部，后部和顶部。

公开(公告)号：KR101246306B1

公开(公告)日：2013-03-21

申请号：KR1020110081210

申请日：2011-08-16

Applicant: 서울대학교산학협력단

Inventor： 박병국 ,  김경완 ,  이정한

IPC: H01L29/775 ,  H01L21/335

Abstract: 본 발명은 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 기존 CMOS 공정을 통해 기판의 돌출부에 형성된 소스 영역, 측벽 절연막 및 드레인 영역에 의하여 트렌치를 형성하고, 상기 트렌치 속에 터널링 절연막 및 게이트 절연막으로 양자점을 둘러싸도록 함으로써, 양자점의 크기를 효과적으로 줄일 수 있고, CMOS 공정으로 제조되는 소자와 하나의 기판에 동시 집적할 수 있는 효과가 있다.