-
公开(公告)号：KR101270763B1
公开(公告)日：2013-06-03
申请号：KR1020110015038
申请日：2011-02-21
Applicant: 서울대학교산학협력단
IPC: G06F9/46
Abstract: 본 발명은, 재구성형 프로세싱 어레이 구조 생성 방법에 관한 것으로서, 컴파일러로부터 컴파일된 적어도 하나 이상의 어플리케이션들을 구성하는 연산(operation)들과 연산들 간의 데이터 의존성(data dependency)들에 관한 정보를 획득하여, 이를 기초로, 기저 재구성형 프로세싱 어레이 구조에 프로세싱 요소들 간의 상호 연결을 추가하여 확장한 확장 재구성형 프로세싱 어레이 구조를 생성하는 재구성형 프로세싱 어레이 구조 생성 방법을 제공한다.
-
Patent Agency Ranking
公开(公告)号：KR101101992B1
公开(公告)日：2012-01-13
申请号：KR1020100040861
申请日：2010-04-30
Applicant: 서울대학교산학협력단 , 광운대학교 산학협력단
Abstract: 본 발명은 코어스 그레인드 재구성 어레이에서의 애플리케이션 매핑 최적화 방법 및 그 장치에 관한 것으로서, 더욱 상세하게는 (a) 애플리케이션에 포함된 연산들을 각 연산 요소에 매핑하는 연산 매핑 및 어레이 변수들을 지역 메모리에 매핑하는 어레이 매핑을 포함하는 애플리케이션 매핑을 수행하여 제1 매핑 결과를 생성하는 단계; (b) 제1 매핑 결과에 대하여 데이터 전송 시간과 데이터 연산 시간을 계산하고, 데이터 전송 시간과 데이터 연산 시간을 비교하는 단계; (c) 데이터 전송 시간이 데이터 연산 시간보다 큰 경우, 데이터의 재사용 기회비용을 계산하는 단계; 및 (d) 재사용 기회비용을 참조하여 애플리케이션 매핑을 반복 수행함으로써 제2 매핑 결과를 생성하는 단계를 포함하는, 애플리케이션 매핑 최적화 방법 및 그 장치에 관한 것이다.
본 발명에 따르면, 지역 메모리의 구조를 인식하여 CGRA에 대한 애플리케이션 매핑을 수행함으로써, 전체 성능을 향상시킬 수 있고, 전력 효율을 증가시키며, 메모리 뱅크의 사용에 있어서 균형을 유지시킬 수 있다.-
公开(公告)号：KR1020110121313A
公开(公告)日：2011-11-07
申请号：KR1020100040861
申请日：2010-04-30
Applicant: 서울대학교산학협력단 , 광운대학교 산학협력단
CPC classification number: Y02D10/22 , Y02D10/36 , G06F9/4486 , G06F17/2705
Abstract: PURPOSE: An application mapping optimizing method in a coarse-grained reconfigurable array and apparatus thereof are provided to improve power efficiency and performance by performing application mapping for the coarse-grained reconfigurable array and by recognizing the structure of a local memory unit. CONSTITUTION: A first mapping result is created by performing application mapping(S10). A data transmission time and a data calculation time are calculated and compared with the first mapping result(S21). When the data transmission time is longer than the data calculation time, a DRG(Data Reuse Graph) which indicates a data reuse relationship is created(S31). An optimized second mapping result is created by repetitively mapping the application based on the DRG(S36).
Abstract translation: 目的：提供粗粒度可重构阵列中的应用映射优化方法及其装置，以通过对粗粒度可重配置阵列执行应用映射并通过识别本地存储器单元的结构来提高功率效率和性能。 构成：通过执行应用映射创建第一个映射结果（S10）。 计算数据传输时间和数据计算时间并与第一映射结果进行比较（S21）。 当数据传输时间长于数据计算时间时，创建表示数据重用关系的DRG（Data Reuse Graph）（S31）。 通过基于DRG重复映射应用程序来创建优化的第二映射结果（S36）。
-
公开(公告)号：KR101293700B1
公开(公告)日：2013-08-06
申请号：KR1020120018326
申请日：2012-02-23
Applicant: 울산과학기술원 산학협력단 , 서울대학교산학협력단 , (주)이더블유비엠
Abstract: PURPOSE: A code generating device and a code generating method thereof for a coarse-grained reconfigurable array optimize a mapping process by reusing data and increasing the performance of a multi-bank memory. CONSTITUTION: A data flow graph (DFG) generating unit (210) generates a DFG for a code having a loop statement. A reuse load extracting unit (220) extracts a reference pair of memory tasks with the same array element in the DFG, where one follows another. A load reduction unit (230) deletes the latter memory task of the reference pair of the DFG, newly generates a reuse edge including an annotation about the reuse distance of the reference pair from the former task to the latter task, and updates the DFG. A calculation mapping unit (240) generates a final code by performing a calculation mapping on the updated DFG. [Reference numerals] (210) DFG generation unit; (220) Reuse load extraction unit; (230) Load reduction unit; (240) Calculation mapping unit; (AA) Final code
Abstract translation: 目的：用于粗粒度可重配置阵列的代码生成装置及其代码生成方法通过重用数据和增加多存储体存储器的性能来优化映射处理。 构成：数据流图（DFG）生成单元（210）为具有循环语句的代码生成DFG。 重用负载提取单元（220）在DFG中提取具有相同阵列元素的参考对存储器任务，其中一个跟随另一个。 负载减少单元（230）删除DFG的参考对的后一个存储器任务，新生成包括关于参考对从前一任务到后一任务的重用距离的注释的重用边缘，并且更新DFG。 计算映射单元（240）通过对更新的DFG执行计算映射来生成最终代码。 （210）DFG生成部; （220）重复使用负荷提取单元; （230）减载单元; （240）计算绘图单位; （AA）最终代码
-
公开(公告)号：KR101293701B1
公开(公告)日：2013-08-06
申请号：KR1020120018327
申请日：2012-02-23
Applicant: 울산과학기술원 산학협력단 , 서울대학교산학협력단 , (주)이더블유비엠
Abstract: PURPOSE: A coarse-grained reconfigurable array nested loop statement execution device and a method thereof reduce communication overhead by independently carrying out all the nested loop statements of a coarse-grained reconfigurable array. CONSTITUTION: A pipeline mapping unit (220) maps those computation tasks which will be repeated in nested loop statements of a coarse-grained reconfigurable array (CGRA) (100) across processing elements of the CGRA in a way where those tasks are processed in parallel by the elements and transmits the mapping results to a configuration memory of the CGRA. A CGRA control unit (210) obtains all the nested loop statements to be carried out by the CGRA and related set-up parameters from a main processor and provides them to the pipeline mapping unit. A predicate register (230) monitors the processing elements of the CGRA, stores each element's execution results of the computation tasks in the nested loop statements every working cycle. [Reference numerals] (150) Processor; (210) CGRA control unit; (220) Pipeline mapping unit; (230) Predicate register
Abstract translation: 目的：粗粒度可重配置阵列嵌套循环语句执行设备及其方法通过独立执行粗粒度可重构阵列的所有嵌套循环语句来减少通信开销。 构成：流水线映射单元（220）将这些计算任务映射到CGRA的处理元件之间将粗粒度可重构阵列（CGRA）（100）的嵌套循环语句中重复的计算任务，以这些任务并行处理的方式 并将映射结果发送到CGRA的配置存储器。 CGRA控制单元（210）从主处理器获得由CGRA执行的所有嵌套循环语句和相关设置参数，并将它们提供给流水线映射单元。 谓词寄存器（230）监视CGRA的处理元素，每个工作周期将每个元素的执行结果存储在嵌套循环语句中。 （附图标记）（150）处理器; （210）CGRA控制单元; （220）管道测绘单位; （230）谓词寄存器
-
公开(公告)号：KR1020120095615A
公开(公告)日：2012-08-29
申请号：KR1020110015038
申请日：2011-02-21
Applicant: 서울대학교산학협력단
IPC: G06F9/46
Abstract: PURPOSE: A reconstitution type processing array structure creation method is provided to effectively create an extended reconstitution type processing array structure by acquiring information for data dependency. CONSTITUTION: Information for data dependency which indicates a dependence relationship between calculations composed of compiled applications from a compiler(S320). An extended reconstitution type processing array structure is created by adding an interconnection between processing elements which belong to a base reconstitution type processing array structure to the base reconstitution type processing array structure(S350). The base reconstitution type processing array structure is a two dimensional array structure. The base reconstitution type processing array structure connects to a mesh type network.
Abstract translation: 目的：提供一种重构类型处理阵列结构创建方法，通过获取数据依赖性信息来有效地创建扩展重构类型处理阵列结构。 构成：用于数据依赖的信息，指示由编译器编译的应用程序组成的计算之间的依赖关系（S320）。 通过将属于基本重构类型处理阵列结构的处理元件之间的互连相加到基本重构类型处理阵列结构来创建扩展重构类型处理阵列结构（S350）。 基础重构型处理阵列结构是二维阵列结构。 基本重构类型处理阵列结构连接到网状网络。
-
-
-
-
-
Search Results
6
records
(took 0.042 seconds)
