公开(公告)号：KR1020100024329A

公开(公告)日：2010-03-05

申请号：KR1020080116502

申请日：2008-11-21

Applicant: 서울대학교산학협력단

Inventor： 홍승훈 ,  명성 ,  허광

IPC: H01L21/336 ,  B82Y40/00

CPC classification number: H01L29/7883 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/7887

Abstract: PURPOSE: A reconfigurable semiconductor device is provided to easily absorb conductive nano particles on an oxide layer by forming a linker layer for absorbing the conductive nano particles for storing the electric charge of a semiconductor device. CONSTITUTION: A first insulation layer(130) is formed on a substrate(120). A first channel(140) with a first polarity is formed on the first plane of the first insulation layer. A second channel(150) with a second polarity is formed on the second plane of a second insulation layer. Terminal electrodes(161, 162) are respectively joined to the both ends of the first and the second channel. The second insulation layer(170A, 170B) is formed on the channels and the terminal electrodes. A charge storage layer(180) floats inside the second insulation layer and charges an electrical charge.

Abstract translation: 目的：提供可重构半导体器件，通过形成用于吸收用于存储半导体器件的电荷的导电纳米颗粒的接合层，以容易地吸收氧化物层上的导电纳米颗粒。 构成：在衬底（120）上形成第一绝缘层（130）。 具有第一极性的第一通道（140）形成在第一绝缘层的第一平面上。 具有第二极性的第二通道（150）形成在第二绝缘层的第二平面上。 端子电极（161,162）分别接合到第一和第二通道的两端。 第二绝缘层（170A，170B）形成在沟道和端子电极上。 电荷存储层（180）漂浮在第二绝缘层内部并对电荷充电。

公开(公告)号：KR101198301B1

公开(公告)日：2012-11-07

申请号：KR1020100001960

申请日：2010-01-08

Applicant: 서울대학교산학협력단

Inventor： 홍승훈 ,  명성 ,  이형우

IPC: H01L29/70

Abstract: 본 발명은 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 본 발명은 산화물이 형성되어 있는 기판; 환원된 그래핀 산화물층; 금속전극; 산화물층; 금속 나노입자층; 및 게이트 전극으로 적층된 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법을 제공한다. 본 발명에 따른 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법은 소수성 분자막과 친수성 분자막을 이용하여 원하는 위치에 그래핀을 대량으로 정렬시키고 그래핀의 손상없이 기판에 증착시킬 수 있으며, 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 소자의 양쪽극 특성을 이용하여 전도도 스위칭 기억소자(conductivity-switching memory device) 및 타입-스위칭 메모리 소자(type-switching memory device) 등의 양쪽극 기억소자 및 이의 제조방법을 제공하므로, 메모리 소자 분야에 유용하게 이용할 수 있다.

公开(公告)号：KR1020110081683A

公开(公告)日：2011-07-14

申请号：KR1020100001960

申请日：2010-01-08

Applicant: 서울대학교산학협력단

Inventor： 홍승훈 ,  명성 ,  이형우

IPC: H01L29/70

CPC classification number: H01L29/1606 ,  H01L29/66234 ,  H01L29/73

Abstract: PURPOSE: A bi-polar memory device based on a reduced graphene oxide using a metal nano-particle and a method for preparation of bi-polar memory device are provided to align large amount of graphene to be absorbed on a substrate by a hydrophobic film and a hydrophile film. CONSTITUTION: In a bi-polar memory device based on a reduced graphene oxide using a metal nano-particle and a method for preparation of bi-polar memory device, an oxide is deposited on a substrate. A graphene oxide layer is deoxidized. A metal electrode, an oxide layer, and a metal nano-particle layer, and a gate electrode are laminated.

Abstract translation: 目的：提供一种基于使用金属纳米颗粒的还原型石墨烯氧化物的二极性存储器件和用于制备双极性存储器件的方法，以通过疏水膜将大量石墨烯排列在衬底上， 亲水膜。 构成：在基于使用金属纳米颗粒的还原型石墨烯氧化物的双极性存储器件和制备双极存储器件的方法中，在衬底上沉积氧化物。 将氧化石墨烯氧化物脱氧。 层叠金属电极，氧化物层，金属纳米粒子层和栅电极。

公开(公告)号：KR101659816B1

公开(公告)日：2016-09-26

申请号：KR1020100017291

申请日：2010-02-25

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 이은홍 ,  홍승훈 ,  김언정 ,  이형우 ,  명성

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L51/102 ,  B82Y10/00 ,  H01L51/0048 ,  H01L51/0541 ,  H01L51/105

Abstract: 반도체소자에대해개시되어있다. 개시된반도체소자는나노와이어를지닌채널과나노파티클을지닌전하저장층을포함할수 있으며, 전하저장층상에는제 1게이트및 제 2게이트를포함하는트윈게이트구조가형성된것일수 있다. 이경우, 상기반도체소자는메모리소자또는다이오드일수 있다.

公开(公告)号：KR1020110097444A

公开(公告)日：2011-08-31

申请号：KR1020100017291

申请日：2010-02-25

Applicant: 삼성전자주식회사 ,  서울대학교산학협력단

Inventor： 이은홍 ,  홍승훈 ,  김언정 ,  이형우 ,  명성

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L51/102 ,  B82Y10/00 ,  H01L51/0048 ,  H01L51/0541 ,  H01L51/105 ,  H01L29/42312 ,  H01L21/02603 ,  H01L29/41725

Abstract: 반도체 소자에 대해 개시되어 있다. 개시된 반도체 소자는 나노 와이어를 지닌 채널과 나노 파티클을 지닌 전하 저장층을 포함할 수 있으며, 전하 저장층 상에는 제 1게이트 및 제 2게이트를 포함하는 트윈 게이트 구조가 형성된 것일 수 있다. 이 경우, 상기 반도체 소자는 메모리 소자 또는 다이오드일 수 있다.

公开(公告)号：KR101036551B1

公开(公告)日：2011-05-24

申请号：KR1020080116502

申请日：2008-11-21

Applicant: 서울대학교산학협력단

Inventor： 홍승훈 ,  명성 ,  허광

IPC: H01L21/336 ,  B82Y40/00

CPC classification number: H01L29/7883 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/7887

Abstract: 재설정 가능한 반도체 소자가 개시된다. 상기 반도체 소자는 기판, 상기 기판 상에 형성되는 제1 절연체, 상기 절연체 상에 형성되는 서로 다른 극성을 갖는 두 개의 채널 및 상기 채널의 양단에 공통으로 접합되는 복수의 단자 전극, 상기 단자 전극 상에 형성되는 제2 절연체 및 상기 제2 절연체 상에 형성되는 제어 게이트를 포함한다. 상기 채널들은 서로 다른 극성을 가지며, 상기 제2 절연체 내에는 전하 저장층이 형성된다. 상기 제어 게이트에 순 바이어스 또는 역 바이어스가 인가되고, 그 바이어스 인가는 차단된다. 상기 전하 저장층에 충전되는 전하들의 극성에 따라 상기 반도체 소자의 전압-전류 특성이 변화한다.
반도체 소자, 재설정, 제어 게이트, 나노 와이어, 전하 저장층, 플로팅