中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

5 records (took 0.02 seconds)

    스타 구조를 갖는 반도체 소자 및 그 제조방법
    2.
    发明授权
    스타 구조를 갖는 반도체 소자 및 그 제조방법 有权
    具有堆叠式阵列结构的半导体器件及其制造方法

    公开(公告)号：KR101020099B1

    公开(公告)日：2011-03-09

    申请号：KR1020080102209

    申请日：2008-10-17

    Applicant: 서울대학교산학협력단

    Inventor： 박병국 ,  윤장근 ,  박일한

    IPC: H01L29/78 ,  H01L21/336

    Abstract: 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 더욱 상세하게는 수직채널을 가지면서도 소스/드레인을 좌, 우측으로 형성하여 채널의 폭을 얼마든지 크게 할 수 있고, 하나의 게이트로 수직으로 적층된 하나 이상의 반도체층을 교차하거나 감싸며 지나가게 되어, 경우에 따라 바디 컨택 및 이웃 소자와 바디 공유도 가능한 싱글 게이트(Single Gate), 더블 게이트(Double Gate) 및 게이트 올 어라운드(Gate All Around: GAA) 구조 중 어느 한 구조를 가진 반도체 소자를 수직으로 복수개 형성할 수 있음으로써, 스위칭 소자 뿐만 아니라 메모리 소자에도 응용될 수 있는 적층 어레이 구조(STAR 구조)를 갖는 반도체 소자 및 그 제조방법에 관한 것이다.
    스타구조, 적층 어레이, 수직채널, 반도체, 메모리, 소자

    스타 구조를 갖는 낸드 플래시 메모리 어레이 및 그 제조방법
    4.
    发明公开
    스타 구조를 갖는 낸드 플래시 메모리 어레이 및 그 제조방법 有权
    具有堆叠阵列结构和制造方法的NAND闪存存储器

    公开(公告)号：KR1020110005120A

    公开(公告)日：2011-01-17

    申请号：KR1020090062653

    申请日：2009-07-09

    Applicant: 서울대학교산학협력단

    Inventor： 박병국 ,  윤장근 ,  박일한

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11565 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/2463

    Abstract: PURPOSE: A NAND flash memory array including a stacked array structure and a method for manufacturing the same are provided to dramatically reduce the area of a word-line driving driver by driving multi-layered bit-lines using one word-line driver. CONSTITUTION: Bit-lines are formed by stacking one or more semiconductor layers(220b, 240b). Word-lines are separated from the bit-lines, and an insulting film(420) with a charge storage layer is interposed between the word-liens and the bit-lines. An interlayer insulating film(600) fills spaces between the word-lines. Dopant doping layers(224, 226) are formed at both sides of the word-lines. Memory cells are formed to cross the word-lines.

    Abstract translation: 目的：提供包括堆叠阵列结构的NAND闪存阵列及其制造方法，以通过使用一个字线驱动器驱动多层位线来显着地减小字线驱动驱动器的面积。 构成：通过堆叠一个或多个半导体层（220b，240b）形成位线。 字线与位线分离，并且具有电荷存储层的绝缘膜（420）插入在字留置和位线之间。 层间绝缘膜（600）填充字线之间的空间。 掺杂掺杂层（224,226）形成在字线的两侧。 存储单元形成为跨越字线。

    스타 구조를 갖는 반도체 소자 및 그 제조방법
    5.
    发明公开
    스타 구조를 갖는 반도체 소자 및 그 제조방법 有权
    具有堆叠式阵列结构的半导体器件及其制造方法

    公开(公告)号：KR1020100042968A

    公开(公告)日：2010-04-27

    申请号：KR1020080102209

    申请日：2008-10-17

    Applicant: 서울대학교산학협력단

    Inventor： 박병국 ,  윤장근 ,  박일한

    IPC: H01L29/78 ,  H01L21/336

    CPC classification number: H01L29/1037 ,  H01L29/42376 ,  H01L29/42392

    Abstract: PURPOSE: A semiconductor device with a stacked array structure and a manufacturing method thereof are provided to improve the control of each channel of a gate by surrounding each semiconductor layer with one gate. CONSTITUTION: A semiconductor layer is vertically separated from a substrate(100) and one or more semiconductor layer are stacked. A gate(510) passes through the semiconductor layer while interposing a gate insulation layer on each semiconductor layer. A source(222) and a drain(226) are formed on both sides of the gate on each semiconductor layer. An interlayer insulation layer(600) surrounds the source and drain of each semiconductor layer. The interlayer insulation layer is formed on an empty space around each semiconductor layer.

    Abstract translation: 目的：提供具有堆叠阵列结构的半导体器件及其制造方法，以通过用一个栅极围绕每个半导体层来改善栅极的每个沟道的控制。 构成：半导体层与衬底（100）垂直分离，并且堆叠一个或多个半导体层。 栅极（510）穿过半导体层，同时在每个半导体层上插入栅极绝缘层。 源极（222）和漏极（226）形成在每个半导体层上的栅极的两侧。 层间绝缘层（600）围绕每个半导体层的源极和漏极。 层间绝缘层形成在每个半导体层周围的空的空间上。

Patent Agency Ranking