公开(公告)号：WO2009091176A3

公开(公告)日：2009-07-23

申请号：PCT/KR2009/000189

申请日：2009-01-14

Applicant: 서울대학교산학협력단 ,  박영준 ,  김헌석 ,  이석하 ,  차병학 ,  이강무 ,  천준호 ,  권성훈 ,  박찬형 ,  정인영

Inventor： 박영준 ,  김헌석 ,  이석하 ,  차병학 ,  이강무 ,  천준호 ,  권성훈 ,  박찬형 ,  정인영

IPC: H01L33/00 ,  H01L29/861

Abstract: 일 실시 예에 있어서, 발광 소자가 개시된다. 상기 발광 소자는 P형 반도체, N형 반도체, 상기 P형 반도체 및 상기 N형 반도체 사이에 연결된 반도체 필름, 상기 반도체 필름의 위에 위치하여 상기 반도체 필름에 전기장을 인가하기 위한 제1 전극 및 상기 반도체 필름의 아래에 위치하여 상기 반도체 필름에 추가적인 전기장을 인가하기 위한 제2 전극을 포함한다.

公开(公告)号：KR100971716B1

公开(公告)日：2010-07-21

申请号：KR1020080003994

申请日：2008-01-14

Applicant: 서울대학교산학협력단

Inventor： 박영준 ,  이강무 ,  김헌석 ,  천준호 ,  권성훈 ,  박찬형 ,  정인영

IPC: H01L33/02

Abstract: 본 발명은 발광소자에 관한 발명으로서, 보다 구체적으로 이중 게이트로 조절되는 다이오드 구조를 이용한 발광소자에 관한 발명이다.
본 발명의 일측면은 P형 반도체; N형 반도체; 상기 P형 반도체 및 상기 N형 반도체 사이에 연결된 반도체 필름; 상기 반도체 필름의 위에 위치하여, 상기 반도체 필름에 전기장을 인가하기 위한 제1 전극; 및 상기 반도체 필름의 아래에 위치하여, 상기 반도체 필름에 추가적인 전기장을 인가하기 위한 제2 전극을 구비하는 발광 소자를 제공한다.

公开(公告)号：KR1020090078177A

公开(公告)日：2009-07-17

申请号：KR1020080003994

申请日：2008-01-14

Applicant: 서울대학교산학협력단

Inventor： 박영준 ,  이강무 ,  김헌석 ,  천준호 ,  권성훈 ,  박찬형 ,  정인영

IPC: H01L33/02

Abstract: A light emitting device using a double gate controlled diode structure is provided to perform an operation at a relatively low voltage and to reduce power consumption in comparison with a linear emission operation by performing a surface emission operation. A light emitting device includes a P-type semiconductor(10), an N-type semiconductor(20), a semiconductor layer(30), a first electrode(40), and a second electrode(50). A semiconductor film is connected between the P-type semiconductor and the N-type semiconductor. The first electrode is positioned on the semiconductor film. The first electrode is formed to apply electric field to the semiconductor film. The second electrode is positioned under the semiconductor film. The second electrode is formed to apply the additional electric field to the semiconductor film.

Abstract translation: 提供使用双栅极控制二极管结构的发光器件，以通过执行表面发射操作来执行相对低电压的操作并且与线性发射操作相比降低功耗。 发光器件包括P型半导体（10），N型半导体（20），半导体层（30），第一电极（40）和第二电极（50）。 半导体膜连接在P型半导体和N型半导体之间。 第一电极位于半导体膜上。 形成第一电极以向半导体膜施加电场。 第二电极位于半导体膜下方。 形成第二电极以向半导体膜施加附加电场。