거친 쓰기 및 미세 쓰기를 이용하여 데이터 프로그램을 수행하는 방법 및 장치
    1.
    发明公开
    거친 쓰기 및 미세 쓰기를 이용하여 데이터 프로그램을 수행하는 방법 및 장치 有权
    使用粗写操作和精细书写操作来执行数据程序的方法和装置

    公开(公告)号:KR1020150044613A

    公开(公告)日:2015-04-27

    申请号:KR1020130123881

    申请日:2013-10-17

    Inventor: 민상렬 신범주

    Abstract: 복수의멀티레벨셀들을포함하는메모리어레이-상기복수의멀티레벨셀들각각은복수의비트들을저장하고복수의페이지들에대응함-에서데이터프로그래밍방법은쓰기명령을수신하는단계; 상기쓰기명령에응답하여, 동시에상기복수의페이지들에대하여상기복수의멀티레벨셀들각각의상태를변화시키기위하여거친(coarse) 쓰기를실행하는단계; 및상기복수의페이지들에대하여동시에변화된상기복수의멀티레벨셀들각각의상태를조정하기위하여미세(fine) 쓰기를실행하는단계를포함한다.

    Abstract translation: 一种用于在包括多个多电平单元的存储器阵列中进行数据编程的方法,所述多电平单元中的每一个存储多个位并对应于多个页 - 包括以下步骤:接收写入命令; 执行粗写操作以响应于写命令同时改变相对于页的每个多电平单元的状态; 以及执行精细写入操作以调整相对于页面的每个同时改变的多级单元的状态。

    병렬화 기법을 활용하는 플래시 메모리 칩
    2.
    发明授权
    병렬화 기법을 활용하는 플래시 메모리 칩 有权
    使用并行技术的闪存存储芯片

    公开(公告)号:KR101457802B1

    公开(公告)日:2014-11-04

    申请号:KR1020130062822

    申请日:2013-05-31

    Inventor: 신범주 민상렬

    CPC classification number: G11C16/06 G06F12/0246 G06F13/1668 G11C7/1039

    Abstract: 병렬화 기법을 활용하는 플래시 메모리 칩이 개시된다. 일 실시예는 플래시 메모리 소자들로 구성된 복수의 메모리 플레인들, 플래시 메모리 컨트롤러로부터 전송된 복수의 명령들을 저장하는 명령 저장부, 플래시 메모리 컨트롤러와 복수의 메모리 플레인들 사이에 전송되는 데이터를 저장하는 데이터 저장부, 및 복수의 명령들에 기초하여 복수의 플래시 메모리 연산들을 병렬화하기 위하여 명령 저장부, 데이터 저장부, 및 복수의 메모리 플레인들을 제어하는 병렬화 제어부를 포함한다.

    Abstract translation: 公开了一种使用并行化技术的闪存芯片。 根据实施例的闪存芯片包括:由闪存元件形成的多个存储器平面; 命令存储单元,用于存储从闪存控制器发送的多个命令; 数据存储单元,用于存储在闪存控制器和存储器平面之间传输的数据; 以及并行化控制器,用于基于该命令来控制命令存储单元,数据存储单元和用于并行多个闪速存储器操作的存储器平面。

    거친 쓰기 및 미세 쓰기를 이용하여 데이터 프로그램을 수행하는 방법 및 장치
    3.
    发明授权
    거친 쓰기 및 미세 쓰기를 이용하여 데이터 프로그램을 수행하는 방법 및 장치 有权
    使用粗写操作和精细书写操作来执行数据程序的方法和装置

    公开(公告)号:KR101532840B1

    公开(公告)日:2015-06-30

    申请号:KR1020130123881

    申请日:2013-10-17

    Inventor: 민상렬 신범주

    Abstract: 복수의멀티레벨셀들을포함하는메모리어레이-상기복수의멀티레벨셀들각각은복수의비트들을저장하고복수의페이지들에대응함-에서데이터프로그래밍방법은쓰기명령을수신하는단계; 상기쓰기명령에응답하여, 동시에상기복수의페이지들에대하여상기복수의멀티레벨셀들각각의상태를변화시키기위하여거친(coarse) 쓰기를실행하는단계; 및상기복수의페이지들에대하여동시에변화된상기복수의멀티레벨셀들각각의상태를조정하기위하여미세(fine) 쓰기를실행하는단계를포함한다.

    반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법
    4.
    发明公开
    반도체 메모리 장치, 반도체 시스템 및 데이터 감지방법 无效
    半导体存储器件,半导体系统和感测数据的方法

    公开(公告)号:KR1020120046868A

    公开(公告)日:2012-05-11

    申请号:KR1020100106808

    申请日:2010-10-29

    Abstract: PURPOSE: A semiconductor memory device, a semiconductor system, and a data sensing method are provided to reduce an error by controlling a voltage level of a read bias signal. CONSTITUTION: A data reading unit(220) senses data of a memory block based on voltage levels of a plurality of read bias signals and outputs the sensing result as output data. A read bias control unit(130) compares a plurality of first data counting codes with a plurality of second data counting codes and outputs a bias control code with a code value corresponding to a comparison result. A read bias generating unit(230) generates the plurality of the read bias signals whose voltage levels are controlled according to the code value of the bias control code.

    Abstract translation: 目的:提供半导体存储器件,半导体系统和数据检测方法,以通过控制读偏置信号的电压电平来减少误差。 构成:数据读取单元(220)基于多个读取偏置信号的电压电平来感测存储块的数据,并将感测结果作为输出数据输出。 读偏压控制单元(130)将多个第一数据计数代码与多个第二数据计数代码进行比较,并输出具有与比较结果对应的代码值的偏置控制代码。 读偏置生成单元(230)根据偏置控制代码的代码值生成多个读偏置信号,其电压电平被控制。

Patent Agency Ranking