-
1.发明授权
公开(公告)号：KR101263309B1
公开(公告)日：2013-05-10
申请号：KR1020110064390
申请日：2011-06-30
Applicant: 서울대학교산학협력단
IPC: H01L27/115 , H01L21/8247
Abstract: 본발명은저항성메모리소자의제조방법및 이에따라제조된저항성메모리소자에관한것으로, 더욱상세하게는각 셀당상부전극이하부전극을향하여하나의뾰족한돌출부를갖도록측벽및 스페이서공정을이용하여저항성메모리소자를제조하는방법과이에의하여제조된저항성메모리소자에관한것이다.
-
Patent Agency Ranking
公开(公告)号：KR101623854B1
公开(公告)日：2016-05-24
申请号：KR1020140138665
申请日：2014-10-14
Applicant: 서울대학교산학협력단 , 가천대학교 산학협력단
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/1273 , H01L27/2472 , H01L45/04 , H01L45/1233 , H01L45/16 , H01L45/1675
Abstract: 본발명은나노팁 구조를갖는저항성메모리소자및 이를이용한메모리어레이와그 제조방법에관한것으로, 반도체기판을식각하여위로갈수록뾰족하게돌출된팁 구조를갖는하부전극을형성함으로써, 상부전극과교차되는하부전극에전계가집중되도록하여전도성필라멘트가형성되는영역을극도로국부화시킬수 있는기술을제공한다.
-
3.发明公开
公开(公告)号：KR1020130007210A
公开(公告)日：2013-01-18
申请号：KR1020110064390
申请日：2011-06-30
Applicant: 서울대학교산학협력단
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/04 , H01L27/2481 , H01L45/1233 , H01L45/146 , H01L45/1691
Abstract: PURPOSE: A method for manufacturing a resistive memory device using sidewall and spacer processes and the resistive memory device manufactured by the same are provided to solve a distribution problem of an operational voltage by forming one protrusion part on a top electrode which is formed on a resistance change material spacer. CONSTITUTION: A semiconductor substrate(10) is prepared. A first insulation layer(20) is formed on the semiconductor substrate. A bottom electrode(32) is formed on the first insulation layer. An open window(52) surrounded with sidewalls is formed on the substrate. A resistance change material sidewall spacer(60) is formed on the sidewall of the open window. A top electrode(72) is formed on the resistance change material sidewall spacer.
Abstract translation: 目的：提供一种制造使用侧壁和间隔物工艺的电阻式存储器件及其制造的电阻性存储器件的方法，用于通过在形成在电阻上的顶部电极上形成一个突起部分来解决工作电压的分布问题 更换材料垫片。 构成：制备半导体衬底（10）。 第一绝缘层（20）形成在半导体衬底上。 底部电极（32）形成在第一绝缘层上。 在基板上形成有被侧壁包围的开放窗口（52）。 电阻改变材料侧壁间隔物（60）形成在开放窗口的侧壁上。 上电极（72）形成在电阻变化材料侧壁间隔物上。
-
公开(公告)号：KR1020160043880A
公开(公告)日：2016-04-22
申请号：KR1020140138665
申请日：2014-10-14
Applicant: 서울대학교산학협력단 , 가천대학교 산학협력단
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/1273 , H01L27/2472 , H01L45/04 , H01L45/1233 , H01L45/16 , H01L45/1675 , H01L27/11507
Abstract: 본발명은나노팁 구조를갖는저항성메모리소자및 이를이용한메모리어레이와그 제조방법에관한것으로, 반도체기판을식각하여위로갈수록뾰족하게돌출된팁 구조를갖는하부전극을형성함으로써, 상부전극과교차되는하부전극에전계가집중되도록하여전도성필라멘트가형성되는영역을극도로국부화시킬수 있는기술을제공한다.
Abstract translation: 本发明涉及一种具有与现有半导体工艺高兼容性的纳米尖端的电阻随机存取存储器件，使用其的存储器阵列及其制造方法。 通过蚀刻半导体衬底形成具有圆锥形突出尖端结构的下电极。 因此，本发明提供了通过将电场聚焦在与上电极相交的下电极上来定位用于形成导电丝的区域的技术。 电阻式随机存取存储器件包括下电极; 层间绝缘层; 电阻变化层; 和上电极。
-
5.发明授权
公开(公告)号：KR101624565B1
公开(公告)日：2016-05-26
申请号：KR1020140179562
申请日：2014-12-12
Applicant: 서울대학교산학협력단 , 인천대학교 산학협력단
IPC: H01L27/115
Abstract: 본발명은나노팁 구조와나노와이어를갖는저항성메모리소자및 이를이용한메모리어레이와그 제조방법에관한것으로, 반도체기판을식각하여위로갈수록뾰족하게돌출된팁 구조를갖는하부전극으로하고, 나노와이어를상부전극으로하여서로교차하는위치에저항성메모리소자가형성되도록함으로써, 각메모리셀의면적을극소화하고상부전극과교차되는하부전극에전계가집중되도록하는기술을제공한다.
-
6.发明公开
公开(公告)号：KR1020160043884A
公开(公告)日：2016-04-22
申请号：KR1020140179562
申请日：2014-12-12
Applicant: 서울대학교산학협력단 , 인천대학교 산학협력단
IPC: H01L27/115
CPC classification number: H01L27/11507
Abstract: 본발명은나노팁 구조와나노와이어를갖는저항성메모리소자및 이를이용한메모리어레이와그 제조방법에관한것으로, 반도체기판을식각하여위로갈수록뾰족하게돌출된팁 구조를갖는하부전극으로하고, 나노와이어를상부전극으로하여서로교차하는위치에저항성메모리소자가형성되도록함으로써, 각메모리셀의면적을극소화하고상부전극과교차되는하부전극에전계가집중되도록하는기술을제공한다.
Abstract translation: 本发明涉及具有纳米尖端结构和纳米线的电阻式存储器件，使用其的存储阵列及其制造方法。 根据本发明，通过蚀刻半导体衬底，下电极具有突出的尖端结构，其上部比其下部更尖锐，并且上部电极是纳米线。 电阻式存储器件形成在下电极和上电极彼此相交的区域中。 因此，每个存储单元的尺寸最小化，并且电场聚焦在与上电极相交的下电极上。
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
