公开(公告)号：KR102235782B1

公开(公告)日：2021-04-02

申请号：KR1020190133195A

申请日：2019-10-24

Applicant: 가천대학교 산학협력단

Inventor： 조성재 ,  유은선

IPC: H01L21/8238 ,  H01L21/02 ,  H01L21/033 ,  H01L21/311 ,  H01L21/324 ,  H01L27/092 ,  H01L29/66

CPC classification number: H01L21/823807 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/0337 ,  H01L21/31105 ,  H01L21/31144 ,  H01L21/324 ,  H01L21/823814 ,  H01L21/823857 ,  H01L21/823864 ,  H01L21/823892

Abstract: 본 발명은 반도체 소자의 제조방법에 관한 것으로, 부양된 실리콘층으로 수직으로 하나 이상 적층된 실리콘 나노 와이어를 만들고, 각 실리콘 나노 와이어 표면에 나노 와이어 직경에 가까운 두께로 실리콘 버퍼층을 둘러싼 후 실리콘게르마늄 쉘을 형성함으로써, 종래 실리콘 CMOS 공정을 이용하여, 벌크 실리콘 기판 상에서도 균일한 두께의 실리콘게르마늄 쉘 채널 구조를 갖는 반도체 소자를 제조할 수 있는 효가가 있다.

公开(公告)号：KR101671860B1

公开(公告)日：2016-11-03

申请号：KR1020150102690

申请日：2015-07-20

Applicant: 서울대학교산학협력단 ,  가천대학교 산학협력단

Inventor： 박병국 ,  조성재 ,  김성준

IPC: H01L27/115 ,  H01L27/24

CPC classification number: H01L27/2463 ,  G11C13/0007 ,  G11C13/004 ,  G11C2013/005 ,  G11C2213/15 ,  G11C2213/33 ,  G11C2213/54 ,  H01L27/2409 ,  H01L27/2472 ,  H01L45/10 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/147 ,  H01L45/148 ,  H01L45/149 ,  H01L45/1616

Abstract: 본발명은저항변화메모리즉 저항성메모리소자에관한것으로, 저항변화층과하부전극사이에터널링절연막을삽입함으로써, 비선택셀에는낮은전압으로직접터널링에의한전류, 선택셀에는높은전압으로 F-N 터널링에의한전류로선택비를높여읽기동작시누설전류를효과적으로억제할수 있으며, 터널링절연막의두께를조절하여동작전류를㎂ 이하수준으로낮추어저전력동작이가능하며, 반도체물질로하부전극(워드라인)을형성함으로써, 실리콘공정과의호환성으로주변회로소자와함께공정할수 있는터널링절연막이삽입된저항성메모리소자및 이를이용한메모리어레이와그 제조방법을함께제공한다.

Abstract translation: 电阻随机存取存储器件在电阻变化层和底部电极之间设置有隧穿绝缘体层。 因此，可以通过在未选择的单元中由低电压引起的直接隧道的电流和在所选择的单元中由高电压引起的FN隧穿的电流来提高选择（开/关）比，以有效地抑制 读取操作中的漏电流，通过控制隧穿绝缘体层的厚度使低电流操作更小的μA电平，并且通过用半导体材料形成底电极（字线）与电路器件同时制造。

公开(公告)号：KR101623854B1

公开(公告)日：2016-05-24

申请号：KR1020140138665

申请日：2014-10-14

Applicant: 서울대학교산학협력단 ,  가천대학교 산학협력단

Inventor： 박병국 ,  조성재 ,  정성헌

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/1273 ,  H01L27/2472 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/16 ,  H01L45/1675

Abstract: 본발명은나노팁 구조를갖는저항성메모리소자및 이를이용한메모리어레이와그 제조방법에관한것으로, 반도체기판을식각하여위로갈수록뾰족하게돌출된팁 구조를갖는하부전극을형성함으로써, 상부전극과교차되는하부전극에전계가집중되도록하여전도성필라멘트가형성되는영역을극도로국부화시킬수 있는기술을제공한다.

公开(公告)号：KR102112015B1

公开(公告)日：2020-05-18

申请号：KR1020170153493

申请日：2017-11-17

Applicant: 서울대학교산학협력단 ,  가천대학교 산학협력단

Inventor： 박병국 ,  조성재

IPC: G06N3/063 ,  G06N3/04

公开(公告)号：KR101515071B1

公开(公告)日：2015-04-24

申请号：KR1020130147924

申请日：2013-11-29

Applicant: 가천대학교 산학협력단 ,  서울대학교산학협력단

Inventor： 조성재 ,  박병국

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7782 ,  H01L29/122 ,  H01L29/2003 ,  H01L29/7787

Abstract: 본발명은게르마늄채널영역의상, 하부에가전자대오프셋을갖는반도체물질과실리콘기판을구비함으로써, 이종접합에의한양자우물을형성하고여기에모인 2차원적정공가스(hole gas)로구동하게되어, 게르마늄에서얻을수 있는최대정공이동도(hole mobility) 확보로고속, 저전력동작이가능하고소자의신뢰성을향상시킨실리콘집적가능한게르마늄기반의높은정공이동도를갖는트랜지스터를제공한다.

Abstract translation: 本发明提供了一种具有高空穴迁移率的硅可集成的锗基晶体管。 本发明能够实现具有高速度和低功率消耗的操作，并且通过由于异质结形成量子阱和通过二维孔气体的收集而获得能够从锗获得的最大空穴迁移率，从而提高器件的可靠性 在量子阱中，通过在锗通道区域的上部和下部包括硅衬底和具有带隙偏移的半导体材料。

公开(公告)号：KR1020160043880A

公开(公告)日：2016-04-22

申请号：KR1020140138665

申请日：2014-10-14

Applicant: 서울대학교산학협력단 ,  가천대학교 산학협력단

Inventor： 박병국 ,  조성재 ,  정성헌

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/1273 ,  H01L27/2472 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/16 ,  H01L45/1675 ,  H01L27/11507

Abstract: 본발명은나노팁 구조를갖는저항성메모리소자및 이를이용한메모리어레이와그 제조방법에관한것으로, 반도체기판을식각하여위로갈수록뾰족하게돌출된팁 구조를갖는하부전극을형성함으로써, 상부전극과교차되는하부전극에전계가집중되도록하여전도성필라멘트가형성되는영역을극도로국부화시킬수 있는기술을제공한다.

Abstract translation: 本发明涉及一种具有与现有半导体工艺高兼容性的纳米尖端的电阻随机存取存储器件，使用其的存储器阵列及其制造方法。 通过蚀刻半导体衬底形成具有圆锥形突出尖端结构的下电极。 因此，本发明提供了通过将电场聚焦在与上电极相交的下电极上来定位用于形成导电丝的区域的技术。 电阻式随机存取存储器件包括下电极; 层间绝缘层; 电阻变化层; 和上电极。

公开(公告)号：KR101958769B1

公开(公告)日：2019-03-15

申请号：KR1020170152803

申请日：2017-11-16

Applicant: 가천대학교 산학협력단

Inventor： 조성재 ,  조용범

IPC: H01L29/788 ,  G06N3/063 ,  H01L27/11517

公开(公告)号：KR102112013B1

公开(公告)日：2020-05-18

申请号：KR1020180068304

申请日：2018-06-14

Applicant: 가천대학교 산학협력단 ,  성균관대학교산학협력단

Inventor： 조성재 ,  박진홍 ,  허근 ,  이재윤

IPC: H01L21/8238 ,  H01L27/108

公开(公告)号：KR102051306B1

公开(公告)日：2019-12-03

申请号：KR1020180024449

申请日：2018-02-28

Applicant: 가천대학교 산학협력단 ,  이화여자대학교 산학협력단

Inventor： 조성재 ,  신형순

IPC: H01L29/78 ,  H01L29/66

公开(公告)号：KR1020180017761A

公开(公告)日：2018-02-21

申请号：KR1020160102082

申请日：2016-08-11

Applicant: 가천대학교 산학협력단

Inventor： 조성재 ,  유은선

IPC: H01L29/78 ,  H01L29/66 ,  H01L21/8238

CPC classification number: H01L27/0924 ,  H01L21/02532 ,  H01L21/02656 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/7831 ,  H01L21/8238 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/7855

Abstract: 본발명은벌크실리콘기판에실리콘핀을돌출시키고실리콘핀의삼면에얇은실리콘게르마늄액티브층을형성하여실리콘핀과의오프셋전위로삼중게이트가감싸는부위에서게이트절연막과실리콘핀 사이의삼면에정공우물을각각형성하고, 각정공우물에모인정공이정공의이동도가높은각 면의액티브층을따라이동하게함으로써, 초고속, 저전력구동이가능할분만아니라실리콘핀-바디간 일체형구조로바디바이어싱을할 수있으며, n-채널핀펫(FinFET)형트랜지스터와하나의기판에서동일한 CMOS 공정으로함께제조할수 있는 p-채널삼중게이트트랜지스터및 그제조방법을제공한다.