-
公开(公告)号：KR1020100115957A
公开(公告)日：2010-10-29
申请号：KR1020090034634
申请日：2009-04-21
Applicant: 서울대학교산학협력단
Abstract: PURPOSE: A logic circuit for detecting and recovering errors in a SRAM-based field programmable gate array is provided to perform error detection and an error selection function. CONSTITUTION: First circuit units(10,20) generate a first output value by using a time redundancy method about data 0 and data 1. A second circuit unit(30) receives the first output value from the first circuit units. The second circuit unit creates a time redundancy comparison output value and hardware spare comparison output value using the first output value. The second circuit unit detects errors of the first circuit units using the time redundancy comparison output value and hardware spare comparison output value.
Abstract translation: 目的：提供用于检测和恢复基于SRAM的现场可编程门阵列中的错误的逻辑电路，以执行错误检测和错误选择功能。 构成：第一电路单元（10,20）通过使用关于数据0和数据1的时间冗余方法产生第一输出值。第二电路单元（30）从第一电路单元接收第一输出值。 第二电路单元使用第一输出值创建时间冗余比较输出值和硬件备用比较输出值。 第二电路单元使用时间冗余比较输出值和硬件备用比较输出值来检测第一电路单元的错误。
-
-
-
公开(公告)号：KR100998314B1
公开(公告)日：2010-12-03
申请号：KR1020090034634
申请日：2009-04-21
Applicant: 서울대학교산학협력단
Abstract: 본 발명은 SRAM 기반의 FPGA(Field Programmable Gate Array)에서 오류를 검출하고 복구하는 논리회로에 관한 것이다. 본 발명의 논리회로는 제1 회로부, 제2 회로부, 제3 회로부를 포함한다. 제1 회로부는 이중화된 데이터를 입력받아, 입력받은 데이터 0 및 데이터 1 각각에 대하여 시간 여분 기법을 이용하여 제1 출력 값을 생성한다. 제2 회로부는 제1 회로부로부터 제1 출력 값을 입력받고, 입력받은 제1 출력 값을 이용하여 시간 여분 비교 출력 값과 하드웨어 여분 비교 출력 값을 생성하고, 생성한 시간 여분 비교 출력 값과 하드웨어 여분 비교 출력 값을 이용하여 제1 회로부의 오류 지점을 검출한다. 제3 회로부는 적어도 3개 이상의 하드웨어 여분을 이용하여 적어도 3개 이상의 결과 값 중에서 다수의 값을 결과 값으로 출력함으로써, 검출된 오류를 복구한다.
오류 검출, 오류 복구, 오류 선정, 논리회로, SRAM 기반의 FPGA
-
-
-
Search Results
4
records
(took 0.017 seconds)
