-
公开(公告)号：WO2017122999A1
公开(公告)日：2017-07-20
申请号：PCT/KR2017/000362
申请日：2017-01-11
Applicant: 성균관대학교산학협력단
Abstract: 본 발명은 열교환기용 알루미늄 핀재 및 용가재에 관한 것이고, 또한 이러한 핀재 및 용가재를 포함하는 알루미늄 열교환기에 관한 것이다. 본 발명은 본 연구 그룹의 등록특허 KR 10-1465389 호의 알루미늄 합금 튜브와 함께 사용하여 열교환기로써의 수명을 향상시킬 수 있는 최적의 방식 설계된 핀재 및 용가재에 관한 것이다. 구체적으로는 핀재와 용가재의 조성을 조정하여 알루미늄 튜브에 대한 희생양극의 역할을 할 수 있도록 최적화한 것이다.
Abstract translation: 本发明涉及用于热交换器的铝翅片材料和填充物，并且还涉及包括这种翅片材料和填充物的铝热交换器。 本发明涉及一种被设计散热片材料和填充金属的最佳方式，可以结合如改善了热交换器的寿命可以使用与研究组的专利KR 10-1465389青睐铝合金管。 具体而言，通过调整翅片和填充物的组成，其被优化用作铝管的牺牲阳极。
-
公开(公告)号：WO2022225253A1
公开(公告)日：2022-10-27
申请号：PCT/KR2022/005366
申请日：2022-04-13
Applicant: 삼성전자 주식회사 , 성균관대학교산학협력단
IPC: G09G3/32
Abstract: 전자 장치는 제1 회로 블록, 제2 회로 블록 및 발광 소자를 포함하는 서브 픽셀, 디스플레이 패널, 디스플레이 구동 회로, 및 프로세서를 포함하며, 디스플레이 구동 회로는 계조 데이터를 제1 회로 블록의 제1 출력 트랜지스터의 제1 게이트 단자에 저장하고, 제1 게이트 단자에 시간에 따라 전위가 변경되는 제어 신호를 입력하며, 제어 신호를 입력 받음에 따라 제2 회로 블록의 제2 출력 트랜지스터의 제2 게이트 단자의 전압이 변경되고, 제2 출력 트랜지스터가 온(on) 상태인 시간을 조절하여 발광 시간을 제어하며, 제2 게이트 단자에 연결된 제2 초기화 트랜지스터를 이용하여 제2 게이트 단자에 하나의 프레임 동안 2회 이상의 초기화 전압을 인가함으로써 2회 이상 초기화할 수 있다.
-
-
公开(公告)号：KR101914546B1
公开(公告)日：2018-11-05
申请号：KR1020170018630
申请日：2017-02-10
Applicant: 성균관대학교산학협력단
IPC: G09G3/36
Abstract: 본발명의게이트구동회로는일단이제1 전원전압에연결되고, 타단이출력단자에연결되고, 게이트단자가 QB 노드에연결되는제1 트랜지스터; 일단이상기출력단자에연결되고, 타단에제1 클록신호가인가되고, 게이트단자가 Q 노드에연결되는제2 트랜지스터; 및일단이상기 Q 노드에연결되고, 타단이제2 전원전압에연결되고, 게이트단자가전단(previous stage) Q 노드에연결되는제3 트랜지스터를포함한다.
-
公开(公告)号：KR101780346B1
公开(公告)日：2017-10-10
申请号：KR1020160063915
申请日：2016-05-25
Applicant: 성균관대학교산학협력단
IPC: G09G3/36
Abstract: 본실시예에의한게이트구동회로는: 제1 입력노드및 출력노드를가지고, 일단에클록신호가제공되어, 출력노드로게이트구동신호를제공하는출력부와, 제1 입력노드를구동전압으로프리차지하는프리차지부와, 및프리차지된제1 입력노드를제1 부트스트랩하는부트스트랩부를포함하며, 출력부는제1 부트스트랩된제1 입력노드를일 단을통하여제공된클록신호로제2 부트스트랩하여게이트구동신호를출력노드로제공한다.
Abstract translation: 根据本实施例的栅极驱动电路包括：具有第一输入节点和输出节点，一旦一个时钟信号被提供给一个输出单元，用于向输出节点提供栅极驱动信号，和一个第二自由第一输入节点到驱动电压 以及用于第一引导预充电的第一输入节点的引导部分，输出部分将第一引导的第一输入节点引导为时钟信号，该时钟信号通过一端 并向输出节点提供栅极驱动信号。
-
Patent Agency Ranking
公开(公告)号：KR101780343B1
公开(公告)日：2017-09-21
申请号：KR1020160063912
申请日：2016-05-25
Applicant: 성균관대학교산학협력단
IPC: G09G3/36
CPC classification number: G09G3/3677 , G09G2310/061 , G09G2320/0214 , G09G2330/021
Abstract: 본실시예에의한게이트구동회로는: 일단에클록신호가제공되고, 타단에기준전위가제공되며, 제1 입력노드로제공된스타트신호가클록신호로부트스트랩(bootstrap)되어출력노드로게이트구동신호를제공하는출력부및 클록신호를제공받아리플제거신호를형성하고출력부의제2 입력노드로제공하는커패시터를포함한다.
-
公开(公告)号：KR1020170100227A
公开(公告)日：2017-09-04
申请号：KR1020160022518
申请日：2016-02-25
Applicant: 성균관대학교산학협력단
IPC: H01L27/01 , H01L27/12 , H01L27/06 , H01L29/786 , H03K19/177
Abstract: 본실시예에의한전자회로는구성가능한전기적연결을가지는박막트랜지스터어레이(Thin Film Transistor array)를포함하는박막트랜지스터어레이레이어(TFT array layer) 및박막트랜지스터어레이내의박막트랜지스터들을전기적으로연결하며구성가능한전기적연결을가지는내부배선이배치된내부배선영역과, 내부배선영역과전기적으로연결되어전자회로에입력신호를전달하고, 전자회로의출력을전자회로외부에제공하며구성가능한전기적연결을가지는배선들이배치된외부배선영역을포함하는배선레이어(wiring layer)를포함하며, 전자회로는박막트랜지스터어레이레이어와배선레이어가적층되어형성된다.
Abstract translation: 根据该实施例的电子电路包括薄膜晶体管阵列层（TFT阵列层），该薄膜晶体管阵列层包括具有可配置电连接的薄膜晶体管阵列和薄膜晶体管阵列层 内侧的内部金属丝被布置成与连接布线区和电连接到内部布线区域将输入信号提供给电子电路，并提供了所述电子电路的输出上的外侧的电子电路，并布置在具有可配置的电连接的电线 以及包括多个外部布线区域的布线层，其中，所述电子电路通过堆叠薄膜晶体管阵列层和布线层而形成。
-
公开(公告)号：KR1020170030740A
公开(公告)日：2017-03-20
申请号：KR1020150128019
申请日：2015-09-10
Applicant: 성균관대학교산학협력단
IPC: H01L27/12 , H01L23/528 , H01L27/15
Abstract: 본실시예에의한소자어레이는, 어레이로배열된복수의 N 타입 TFT(N type Thin Film Transistor)들과, 어레이로배열된복수의 P 타입 TFT(P type Thin Film Transistor)들및 복수의 N 타입 TFT들과복수의 P 타입 TFT들상에형성된절연층(insulation layer)을포함하며, N 타입 TFT와, P 타입 TFT는전도성물질로인쇄되어배선된다.
Abstract translation: 根据本实施例元件阵列被布置在一个阵列中的多个N型TFT的（N型薄膜晶体管），并且在设置成阵列的多个P型TFT（P型薄膜晶体管）和多个N型的 形成在多个P型TFT上的TFT和绝缘层以及N型TFT和P型TFT印刷并用导电材料布线。
-
公开(公告)号：KR101989609B1
公开(公告)日：2019-09-30
申请号：KR1020170058335
申请日：2017-05-10
Applicant: 성균관대학교산학협력단
IPC: G09G3/20
-
公开(公告)号：KR101899994B1
公开(公告)日：2018-09-18
申请号：KR1020160134279
申请日：2016-10-17
Applicant: 성균관대학교산학협력단
IPC: G09G3/36
Abstract: 본실시예에의한게이트구동회로는:일단에클록신호가제공되고, 타단에제1 기준전위가제공되며, 제1 입력노드로제공된프리차지신호가클록신호로부트스트랩(bootstrap)되어출력노드로게이트구동신호를제공하는출력부와, 일단에클록신호가제공되고, 타단에제2 기준전위가제공되며, 제1 입력노드로제공된프리차지신호가클록신호로부트스트랩(bootstrap)되어형성된부트스트랩신호를제공하는부트스트랩신호제공부와, 프리차지신호로프리차지되고, 부트스트랩신호를제공받아승압되어제1 입력노드의전압강하를방지하도록방전억제하는방전억제부를포함한다.
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.021 seconds)
