-
公开(公告)号：KR102047973B1
公开(公告)日：2019-12-02
申请号：KR1020180153842
申请日：2018-12-03
Applicant: 성균관대학교산학협력단
IPC: G09G3/3266 , G09G3/36
-
-
公开(公告)号：KR101914546B1
公开(公告)日：2018-11-05
申请号：KR1020170018630
申请日：2017-02-10
Applicant: 성균관대학교산학협력단
IPC: G09G3/36
Abstract: 본발명의게이트구동회로는일단이제1 전원전압에연결되고, 타단이출력단자에연결되고, 게이트단자가 QB 노드에연결되는제1 트랜지스터; 일단이상기출력단자에연결되고, 타단에제1 클록신호가인가되고, 게이트단자가 Q 노드에연결되는제2 트랜지스터; 및일단이상기 Q 노드에연결되고, 타단이제2 전원전압에연결되고, 게이트단자가전단(previous stage) Q 노드에연결되는제3 트랜지스터를포함한다.
-
公开(公告)号：KR101780346B1
公开(公告)日：2017-10-10
申请号：KR1020160063915
申请日：2016-05-25
Applicant: 성균관대학교산학협력단
IPC: G09G3/36
Abstract: 본실시예에의한게이트구동회로는: 제1 입력노드및 출력노드를가지고, 일단에클록신호가제공되어, 출력노드로게이트구동신호를제공하는출력부와, 제1 입력노드를구동전압으로프리차지하는프리차지부와, 및프리차지된제1 입력노드를제1 부트스트랩하는부트스트랩부를포함하며, 출력부는제1 부트스트랩된제1 입력노드를일 단을통하여제공된클록신호로제2 부트스트랩하여게이트구동신호를출력노드로제공한다.
Abstract translation: 根据本实施例的栅极驱动电路包括：具有第一输入节点和输出节点，一旦一个时钟信号被提供给一个输出单元，用于向输出节点提供栅极驱动信号，和一个第二自由第一输入节点到驱动电压 以及用于第一引导预充电的第一输入节点的引导部分，输出部分将第一引导的第一输入节点引导为时钟信号，该时钟信号通过一端 并向输出节点提供栅极驱动信号。
-
Patent Agency Ranking
公开(公告)号：KR101780343B1
公开(公告)日：2017-09-21
申请号：KR1020160063912
申请日：2016-05-25
Applicant: 성균관대학교산학협력단
IPC: G09G3/36
CPC classification number: G09G3/3677 , G09G2310/061 , G09G2320/0214 , G09G2330/021
Abstract: 본실시예에의한게이트구동회로는: 일단에클록신호가제공되고, 타단에기준전위가제공되며, 제1 입력노드로제공된스타트신호가클록신호로부트스트랩(bootstrap)되어출력노드로게이트구동신호를제공하는출력부및 클록신호를제공받아리플제거신호를형성하고출력부의제2 입력노드로제공하는커패시터를포함한다.
-
公开(公告)号：KR101967378B1
公开(公告)日：2019-04-09
申请号：KR1020180005037
申请日：2018-01-15
Applicant: 성균관대학교산학협력단
IPC: G09G3/20
-
公开(公告)号：KR1020180092642A
公开(公告)日：2018-08-20
申请号：KR1020170018630
申请日：2017-02-10
Applicant: 성균관대학교산학협력단
IPC: G09G3/36
CPC classification number: G09G3/3677 , G09G2320/0223 , G09G2330/021 , G09G2380/02
Abstract: 본발명의게이트구동회로는일단이제1 전원전압에연결되고, 타단이출력단자에연결되고, 게이트단자가 QB 노드에연결되는제1 트랜지스터; 일단이상기출력단자에연결되고, 타단에제1 클록신호가인가되고, 게이트단자가 Q 노드에연결되는제2 트랜지스터; 및일단이상기 Q 노드에연결되고, 타단이제2 전원전압에연결되고, 게이트단자가전단(previous stage) Q 노드에연결되는제3 트랜지스터를포함한다.
-
公开(公告)号：KR101989609B1
公开(公告)日：2019-09-30
申请号：KR1020170058335
申请日：2017-05-10
Applicant: 성균관대학교산학협력단
IPC: G09G3/20
-
公开(公告)号：KR101899994B1
公开(公告)日：2018-09-18
申请号：KR1020160134279
申请日：2016-10-17
Applicant: 성균관대학교산학협력단
IPC: G09G3/36
Abstract: 본실시예에의한게이트구동회로는:일단에클록신호가제공되고, 타단에제1 기준전위가제공되며, 제1 입력노드로제공된프리차지신호가클록신호로부트스트랩(bootstrap)되어출력노드로게이트구동신호를제공하는출력부와, 일단에클록신호가제공되고, 타단에제2 기준전위가제공되며, 제1 입력노드로제공된프리차지신호가클록신호로부트스트랩(bootstrap)되어형성된부트스트랩신호를제공하는부트스트랩신호제공부와, 프리차지신호로프리차지되고, 부트스트랩신호를제공받아승압되어제1 입력노드의전압강하를방지하도록방전억제하는방전억제부를포함한다.
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.019 seconds)
