公开(公告)号：KR101798042B1

公开(公告)日：2017-11-16

申请号：KR1020160126083

申请日：2016-09-30

Applicant: 성균관대학교산학협력단

Inventor： 서문교 ,  나윤식

IPC: H03K17/693 ,  H03K17/687 ,  H03F1/22

Abstract: 본발명의 DPDT 스위치는, 제1 핀(pin)과제3 핀사이를연결하고, 제1 중간노드를포함하는제1 캐스코드증폭부(cascode amplifying unit); 및제2 핀과제4 핀사이를연결하고, 상기제1 중간노드를공유하는제2 캐스코드증폭부를포함한다.

公开(公告)号：KR101992406B1

公开(公告)日：2019-06-24

申请号：KR1020170182489

申请日：2017-12-28

Applicant: 성균관대학교산학협력단

Inventor： 서문교 ,  나윤식 ,  이상훈

IPC: H03H15/02 ,  H03H11/12

公开(公告)号：KR101881106B1

公开(公告)日：2018-07-24

申请号：KR1020170016361

申请日：2017-02-06

Applicant: 성균관대학교산학협력단

Inventor： 서문교 ,  나윤식

IPC: H03H7/24 ,  H01P5/04 ,  H01P1/22

CPC classification number: H03H7/24 ,  H01P1/22 ,  H01P5/04

Abstract: 본발명의파이형감쇠기는, 입력단자에인가되는입력신호를스위칭신호에따라감쇠시켜출력단자로출력하는파이형감쇠기로서, 일단이상기입력단자에연결되고, 타단이상기출력단자에연결되는제1 스위치그룹; 일단이상기입력단자에연결되고, 타단이전원전압에연결되는제2 스위치그룹; 및일단이상기출력단자에연결되고, 타단이상기전원전압에연결되는제3 스위치그룹을포함한다.

公开(公告)号：KR20180062702A

公开(公告)日：2018-06-11

申请号：KR20160162674

申请日：2016-12-01

Applicant: 성균관대학교산학협력단

Inventor： 서문교 ,  나윤식

IPC: H03K5/13 ,  H03H11/26 ,  H03K5/00

Abstract: 본발명의시간지연회로는병렬로배열된복수의커패시터를포함하는커패시터배열; 입력단으로부터상기복수의커패시터와각각연결되는복수의제1 독립경로를포함하고, 상기복수의제1 독립경로중 하나의제1 독립경로를활성화시키는입력스위치회로; 및상기복수의커패시터로부터출력단과각각연결되는복수의제2 독립경로를포함하고, 상기복수의제2 독립경로중 하나의제2 독립경로를활성화시키는출력스위치회로를포함한다.

公开(公告)号：KR102020574B1

公开(公告)日：2019-09-10

申请号：KR1020170181286

申请日：2017-12-27

Applicant: 성균관대학교산학협력단

Inventor： 서문교 ,  나윤식

IPC: H03B5/12 ,  H03F3/21

公开(公告)号：KR101929890B1

公开(公告)日：2018-12-17

申请号：KR1020160162674

申请日：2016-12-01

Applicant: 성균관대학교산학협력단

Inventor： 서문교 ,  나윤식

IPC: H03K5/13 ,  H03H11/26 ,  H03K5/00

Abstract: 본 발명의 시간 지연 회로는 병렬로 배열된 복수의 커패시터를 포함하는 커패시터 배열; 입력단으로부터 상기 복수의 커패시터와 각각 연결되는 복수의 제1 독립 경로를 포함하고, 상기 복수의 제1 독립 경로 중 하나의 제1 독립 경로를 활성화시키는 입력 스위치 회로; 및 상기 복수의 커패시터로부터 출력단과 각각 연결되는 복수의 제2 독립 경로를 포함하고, 상기 복수의 제2 독립 경로 중 하나의 제2 독립 경로를 활성화시키는 출력 스위치 회로를 포함한다.