이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
    1.
    发明授权
    이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법 有权
    具有双层半导体通道的薄膜晶体管和制造薄膜晶体管的方法

    公开(公告)号:KR101417932B1

    公开(公告)日:2014-07-10

    申请号:KR1020120145698

    申请日:2012-12-13

    Abstract: 박막트랜지스터가 개시된다. 박막트랜지스터는 기판 상부에 위치한 게이트 전극, 게이트 전극을 덮도록 위치하는 게이트 절연막, 게이트 절연막 상부에 위치하는 반도체 채널 및 반도체 채널의 양쪽에 각각 접하고 서로 이격된 소스/드레인 전극을 구비한다. 반도체 채널은 게이트 절연막 상부에 위치하고 상대적으로 높은 캐리어 농도를 갖는 제1 산화물 패턴 및 제1 산화물 패턴 상부에 위치하고 상대적으로 낮은 캐리어 농도를 갖는 제2 산화물 패턴을 구비할 수 있다.

    이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
    2.
    发明公开
    이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법 有权
    具有双层半导体通道的薄膜晶体管和制造薄膜晶体管的方法

    公开(公告)号:KR1020140077016A

    公开(公告)日:2014-06-23

    申请号:KR1020120145698

    申请日:2012-12-13

    Abstract: Disclosed is a thin film transistor. The thin film transistor includes a gate electrode which is disposed on the upper part of a substrate; a gate insulating film which is disposed to cover the gate electrode; a semiconductor channel which is disposed on the upper part of the gate insulating film; and source/drain electrodes which are in contact with both sides of the semiconductor channel and are spaced apart from each other.

    Abstract translation: 公开了一种薄膜晶体管。 薄膜晶体管包括设置在基板的上部的栅电极; 栅极绝缘膜,被设置成覆盖栅电极; 设置在栅极绝缘膜的上部的半导体沟道; 以及与半导体通道的两侧接触并且彼此间隔开的源/漏电极。

Patent Agency Ranking