반도체 메모리 장치, 검증 독출 방법 및 시스템
    1.
    发明授权
    반도체 메모리 장치, 검증 독출 방법 및 시스템 有权
    半导体存储器件验证读取方法和系统

    公开(公告)号:KR101545512B1

    公开(公告)日:2015-08-24

    申请号:KR1020120153450

    申请日:2012-12-26

    Abstract: 본발명은반도체메모리장치, 검증독출방법및 시스템을개시하고있다. 반도체메모리장치는반도체메모리장치는복수의저항성메모리셀을포함하는메모리셀 어레이및 상기복수의저항성메모리셀의저항값상태를반영한적어도 2비트이상의디지털코드값에기초하여메모리셀의저항값상태를판별하도록제어하는제어블록을포함한다. 따라서, 디지털코드값의산포를분석하여메모리의데이터를구별함으로써현재메모리셀 어레이의특성을모니터링할수 있고, 신뢰성있는데이터의독출이가능하다.

    반도체 메모리 장치, 리프레쉬 방법 및 시스템
    3.
    发明公开
    반도체 메모리 장치, 리프레쉬 방법 및 시스템 有权
    半导体存储器件,刷新方法和系统

    公开(公告)号:KR1020140072947A

    公开(公告)日:2014-06-16

    申请号:KR1020120139735

    申请日:2012-12-04

    Abstract: In the present invention, disclosed are a semiconductor memory device, a refresh method and a system. The semiconductor memory device includes a memory cell array which includes a plurality of resistive memory cells and a control block which changes the schedule or mode of a refresh operation about the resistive memory cells based on a digital code value reflecting the resistive states of the resistive memory cells. Therefore, the degradation of performance is minimized and the lifetime of a device is increased by effectively refreshing a resistive memory.

    Abstract translation: 在本发明中,公开了半导体存储器件,刷新方法和系统。 半导体存储器件包括存储单元阵列,该存储单元阵列包括多个电阻存储器单元和控制块,该控制块基于反映电阻性存储器的电阻状态的数字代码值来改变关于电阻性存储器单元的刷新操作的调度或模式 细胞。 因此,通过有效地刷新电阻性存储器,性能的降低被最小化并且器件的寿命增加。

    듀얼 전하펌프
    4.
    发明授权
    듀얼 전하펌프 有权
    双电荷泵

    公开(公告)号:KR101305850B1

    公开(公告)日:2013-09-06

    申请号:KR1020110106738

    申请日:2011-10-19

    Abstract: 본 발명은 전하펌프에 관한 것으로서, 메인 전하펌프와 엑스트라 전하펌프가 각각 구비된 전하 펌핑부; 및 상기 메인 전하펌프와 엑스트라 전하펌프의 온 또는 오프 동작을 각각 제어하는 디덱팅부를 포함하고, 상기 메인 전하펌프를 구성하는 메인 펌핑 캐패시터(Cpmp,m)의 저장 용량은 상기 엑스트라 전하펌프를 구성하는 엑스트라 펌핑 캐패시터(Cpmp,e)의 저장 용량보다 큰 것을 특징으로 하는 듀얼 전하펌프를 제공함으로써, 부하전류의 급변에 불구하고 최소한의 전력으로 안정적인 VPP 전압을 제공함은 물론, 리플전압과 피크전압의 발생을 최소화하여 EMI 발생을 억제할 수 있는 듀얼 전하펌프를 제공할 수 있다.

    듀얼 전하펌프
    5.
    发明公开
    듀얼 전하펌프 有权
    双电荷泵

    公开(公告)号:KR1020130042709A

    公开(公告)日:2013-04-29

    申请号:KR1020110106738

    申请日:2011-10-19

    CPC classification number: H02M3/07 G06F3/0416 G11C5/145 G11C11/4074

    Abstract: PURPOSE: A dual charge pump is provided to suppress electromagnetic interference by minimizing a peak voltage and a ripple voltage. CONSTITUTION: A detecting unit(20) controls a main charge pump(11) and an extra charge pump(12). A storage capacity of a main pumping capacitor comprising the main charge pump is greater than a storage capacity of an extra pumping capacitor comprising the extra charge pump. The detecting unit includes a main detector(21) and an extra detector(22). The main detector controls the on or off of the main charge pump according to the size of a VPP by detecting a level of the VPP of a load. The extra detector controls the on or off of the extra charge pump according to the size of the VPP by detecting the level of the VPP of the load.

    Abstract translation: 目的:提供双电荷泵,通过最小化峰值电压和纹波电压来抑制电磁干扰。 构成:检测单元(20)控制主电荷泵(11)和附加电荷泵(12)。 包括主电荷泵的主泵浦电容器的存储容量大于包括额外电荷泵的额外泵浦电容器的存储容量。 检测单元包括主检测器(21)和额外检测器(22)。 主检测器通过检测负载VPP的电平,根据VPP的大小控制主电荷泵的开或关。 额外的检测器通过检测负载VPP的电平,根据VPP的大小控制额外电荷泵的开或关。

    반도체 메모리 장치, 검증 독출 방법 및 시스템
    6.
    发明公开
    반도체 메모리 장치, 검증 독출 방법 및 시스템 有权
    半导体存储器,验证读取方法和系统

    公开(公告)号:KR1020140084450A

    公开(公告)日:2014-07-07

    申请号:KR1020120153450

    申请日:2012-12-26

    Abstract: In the present invention, disclosed is a semiconductor memory device, and verification reading method and system. The semiconductor memory device includes a memory cell array including multiple resistant memory cells and a control block controlling to determine a resistant value state of the resistant memory cells based on a digital code value of at least 2 bits reflecting the resistant value state of the resistant memory cells. Therefore, as data of memory is distinguished by analyzing the distribution of digital code values, features of the current memory call array can be monitored and reliable data can be read.

    Abstract translation: 在本发明中,公开了一种半导体存储器件,以及验证读取方法和系统。 半导体存储器件包括存储单元阵列,该存储单元阵列包括多个电阻存储器单元,以及一个控制块,用于基于至少2位的数字码值来确定电阻存储器单元的电阻值状态,反映电阻值存储器的电阻值状态 细胞。 因此,通过分析数字代码值的分布来区分存储器的数据,可以监视当前存储器调用阵列的特征并且可以读取可靠的数据。

    반도체 메모리 장치, 프로그램 방법 및 시스템
    7.
    发明授权
    반도체 메모리 장치, 프로그램 방법 및 시스템 有权
    半导体存储器件,程序方法和系统

    公开(公告)号:KR101385637B1

    公开(公告)日:2014-04-24

    申请号:KR1020120122369

    申请日:2012-10-31

    CPC classification number: G11C13/0069 G11C13/0064

    Abstract: Disclosed are a semiconductor memory apparatus, a program method and a program system. The semiconductor memory apparatus comprises: a memory cell array including a plurality of resistive memory cells; and a control block configured to control at least one of an initial voltage magnitude and an initial voltage applying time to be variable during an incremental step pulse programming (ISPP) mode for the memory cells based on digital code values reflecting resistance states of the resistive memory cells. Therefore, even in the case of the worst cell, since an incremental step of the ISPP may be minimized, writing time may be reduced, and further, unnecessary current consumption may be reduced. [Reference numerals] (20) Row decoder; (30) Column decoding unit; (32) ADC unit; (34) Column decoder; (40) Reading/writing circuit; (50) Interface; (70) DC generator; (AA) Row address (RA); (BB) Column address (CA)

    Abstract translation: 公开了一种半导体存储装置,程序方法和程序系统。 半导体存储装置包括:包括多个电阻存储单元的存储单元阵列; 以及控制块,被配置为基于反映所述电阻性存储器的电阻状态的数字代码值来控制所述存储器单元的增量步进脉冲编程(ISPP)模式期间的初始电压幅度和初始电压施加时间中的至少一个可变化 细胞。 因此,即使在最差小区的情况下,由于可以使ISPP的增量步长最小化,因此可以减少写入时间,进一步减少不必要的电流消耗。 (20)行译码器; (30)列解码单元; (32)ADC单元; (34)列解码器; (40)读/写电路; (50)接口; (70)直流发电机; (AA)行地址(RA); (BB)列地址(CA)

Patent Agency Ranking