-
公开(公告)号：KR1020100037485A
公开(公告)日：2010-04-09
申请号：KR1020080096827
申请日：2008-10-01
Applicant: 성균관대학교산학협력단
CPC classification number: H03F1/3247 , H03F1/3258 , H03F1/3282
Abstract: PURPOSE: A digital pre distorter and this signal distortion method of the pipeline of using the cord algorithm reduce the use area of the digital pre distorter by constituting the core unit and polynomial part with the form of pipeline. CONSTITUTION: A core unit(230) comprises a plurality of core blocks outputting the amplitude and phase of the digital signal. Core blocks are composed of the form of pipeline. A distorter(240) distorts the phase outputted in the core unit. Distorter comprises the register Block(240a) storing the coefficient of the inverse function of the polynomial part(240b) distorted and the signal inputted to the core unit to the amplitude inputted to the core unit and the value coping with phase with the inverse function according to the amplitude.
Abstract translation: 目的：数字预失真器和使用绳索算法的信道失真方法通过以管道形式构成核心单元和多项式部分来减少数字预失真器的使用面积。 构成：核心单元（230）包括输出数字信号的幅度和相位的多个核心块。 核心块由管道的形式组成。 损坏器（240）扭曲在核心单元中输出的相位。 晶体管包括寄存器块（240a），其将失真的多项式部分（240b）的反函数的系数和输入到核心单元的信号存储到输入到核心单元的幅度和与逆函数相对应的值 到振幅。
-
公开(公告)号：KR100994273B1
公开(公告)日：2010-11-15
申请号：KR1020080096827
申请日：2008-10-01
Applicant: 성균관대학교산학협력단
Abstract: 본 발명은 디지털 전치 왜곡기에 대한 것으로서, 특히 코딕 알고리듬을 사용한 완전 파이프라인 구조의 디지털 전치 왜곡기에 관한 것이다. 본 발명은 코어부와 다항식부를 파이프라인 형태로 구성하여 디지털 전치 왜곡기의 사용 면적을 줄임으로써 개발 비용 및 전력 소모를 줄이고, 실시간으로 높은 선형성을 보장할 수 있는 코딕 알고리듬을 사용한 완전 파이프라인 구조의 디지털 전치 왜곡기를 제공할 수 있다. 또한, 본 발명은 입력된 신호를 왜곡하는 역함수의 계수를 환경에 따라 변경하여 비선형성의 변화에 대응할 수 있는 코딕 알고리듬을 사용한 완전 파이프라인 구조의 디지털 전치 왜곡기를 제공할 수 있다.
코딕, 파이프라인, 계수, 디지털, 왜곡기
-
Search Results
2
records
(took 0.016 seconds)
