-
公开(公告)号：KR1020140104436A
公开(公告)日：2014-08-28
申请号：KR1020147016394
申请日：2012-11-21
Applicant: 소이텍
Inventor： 고댕구엘타즈
IPC: H01L21/762 , H01L21/205 , H01L21/324
CPC classification number: H01L21/76251 , H01L21/02164 , H01L21/02238 , H01L21/02532 , H01L21/02592 , H01L21/02595 , H01L21/0262 , H01L21/02667 , H01L21/26513 , H01L21/30625 , H01L21/324 , H01L21/76254
Abstract: 본 발명은 적어도 하나의 박막층 및 반도체로 만들어진 캐리어 기판을 포함하는 헤테로구조의 제조방법에 대한 것으로서, 본 방법은 다음으로 구성된다: 다결정 제2물질로 제조된 표면층(40)을 포함하는 단일-결정 제1 물질로 만들어진 제1 기판(10)을 제2기판(20)에 결합하여 결합 인터페이스(50)가 다결정층(40)과 제2 기판(20) 사이에 형성되는 단계, 기판들(10, 20) 들 중 어느 하나의 자유면, 소위 도너 기판으로부터 그것의 한 두께를 제거하여 오직 박막층 (12, 22)이 보존되도록 하는 단계, 다결정 물질층의 비정질화에 의하여 제1 기판(10)과 결합 인터페이스(50) 사이에 비정질 반도체 물질층(41)을 생성하는 단계, 및 비정질 반도체 물질층(41)을 결정화하는 단계로서, 새로이 결정화된 층은 상기 인접한 제1 기판(10)과 동일한 방향을 가짐.
-
Patent Agency Ranking
-
公开(公告)号：KR101972926B1
公开(公告)日：2019-04-26
申请号：KR1020147016394
申请日：2012-11-21
Applicant: 소이텍
Inventor： 고댕구엘타즈
IPC: H01L21/762 , H01L21/205 , H01L21/324
-
公开(公告)号：KR101353970B1
公开(公告)日：2014-01-22
申请号：KR1020120074423
申请日：2012-07-09
Applicant: 소이텍
IPC: H01L21/20 , H01L21/324 , H01L27/12
CPC classification number: H01L21/76254
Abstract: 도너 기판(31) 내에 종을 주입하는 단계, 지지 기판(1)에 도너 기판(31)을 본딩시키는 단계, 취성 구역(32)에서 도너 기판(31)을 균열시키는 단계 및 이송된 단결정층의 표면을 제거하는 단계를 포함하며, 이송된 단결정층(2)의 부분(34)이 단결정층(3)의 제2 부분(35)의 결정 격자를 와해시키는 것 없이 비결정질이 되는 단계로서 부분(34, 35)들은 각각 주입방향에 대해 단결정층(3)의 표면 부분 및 매립된 부분인 단계 및 단결정층(3)의 비결정질 부분(34)이 재결정화되는 단계로서 제2 부분(35)의 결정 격자는 재결정화를 위한 시드의 역할을 하고 재결정화는 500℃ 미만의 온도에서 수행되는 단계를 더 포함하는 지지 기판(1) 상에 단결정 반도체층(3)을 이송하기 위한 방법을 제공한다.
-
公开(公告)号：KR1020150023507A
公开(公告)日：2015-03-05
申请号：KR1020147036622
申请日：2013-06-05
Applicant: 소이텍
CPC classification number: H01L24/83 , H01L21/187 , H01L21/30604 , H01L21/30625 , H01L22/12 , H01L23/562 , H01L24/32 , H01L2224/29124 , H01L2224/29155 , H01L2224/2916 , H01L2224/29169 , H01L2224/29171 , H01L2224/29176 , H01L2224/2918 , H01L2224/29181 , H01L2224/29184 , H01L2224/83201 , H01L2224/83203 , H01L2224/83895 , H01L2924/01014 , H01L2924/0504 , H01L2924/10253 , H01L2924/201 , Y10T428/12493 , Y10T428/12639 , Y10T428/12646 , Y10T428/12653 , Y10T428/12674 , H01L21/28026
Abstract: 복합 구조체의 제조방법이 개시된다. 본 제조방법은, 제1 웨이퍼 및 제2 웨이퍼 사이의 결합 인터페이스가 결합 웨이브의 전파 이후에 0.7J/m
2 이하의 결합 에너지를 가지는 결합 웨이브의 전파 개시 단계 및 제1 웨이퍼 및 제2 웨이퍼의 결합 동안 유도된 스트레스 수준의 측정 단계로서, 스트레스 수준은 Ct = Rc/Ep 공식을 이용하여 계산되는 스트레스 변수 Ct에 기초하여 결정되고, 여기에서, Rc는 제1 웨이퍼 및 제2 웨이퍼 어셈블리의 곡률 반경(km)에 대응하고, Ep는 제1 웨이퍼 및 제2 웨이퍼 어셈블리의 두께(㎛)에 대응하고, 결정된 스트레스 수준 Ct가 0.07 이상일 때 결합을 유효화하는 단계를 포함하고, 결합 웨이브의 전파 개시 단계는, 20 mbar 미만의 압력의 환경 및 0.1 MPa 내지 33.3 MPa 사이의 기계적 압력을 두 웨이퍼 중 어느 하나에 적용하는 조건 중 적어도 하나의 조건 하에서 수행되는 것을 � ��징으로 한다.-
公开(公告)号：KR1020130014354A
公开(公告)日：2013-02-07
申请号：KR1020120074423
申请日：2012-07-09
Applicant: 소이텍
IPC: H01L21/20 , H01L21/324 , H01L27/12
CPC classification number: H01L21/76254
Abstract: PURPOSE: A method for transferring a single crystal semiconductor layer on a support substrate is provided to transfer the single crystal semiconductor layer without crystalline defects due to brittle injection. CONSTITUTION: A brittle section(32) is formed by injecting an atomic seed to a donor substrate(31) and determines a range of a transferred single crystal layer(3). The brittle section is obtained by an oxide layer(33) on one surface of the donor substrate. The oxide layer promotes the following bonding of the donor substrate on the support substrate. A first part(34) and a second part(35) of the single crystal layer are the surface part and the buried part of the single crystal layer.
Abstract translation: 目的：提供用于在支撑基板上转印单晶半导体层的方法，以转移单晶半导体层，而不会由于脆性注入而导致晶体缺陷。 构成：通过将原子种子注入施主衬底（31）并确定转移的单晶层（3）的范围来形成脆性部分（32）。 脆性部分通过在供体衬底的一个表面上的氧化物层（33）获得。 氧化物层促进供体衬底在支撑衬底上的以下结合。 单晶层的第一部分（34）和第二部分（35）是单晶层的表面部分和掩埋部分。
-
-
-
-
-
Search Results
6
records
(took 0.017 seconds)
