公开(公告)号：KR1020120107863A

公开(公告)日：2012-10-04

申请号：KR1020120027527

申请日：2012-03-19

Applicant: 소이텍

Inventor： 코논추크올레그 ,  앨리버트프레데릭

IPC: H01L21/84 ,  H01L27/12

CPC classification number: H01L21/76251 ,  H01L21/02301 ,  H01L21/76262

Abstract: PURPOSE: A method for manufacturing a base substrate for a semiconductor on insulator type substrate is provided to provide a HR-SOI(High Resistivity Silicon on Insulator) substrate capable of minimizing resistive loss of a polycrystalline silicon layer. CONSTITUTION: Provided is a silicon substrate(1). The silicon substrate is placed on an enclosure(10) which is isolated from an external environment. The surface of the substrate is washed to eliminate a native oxide and/or dopants existing on the surface of the substrate. A layer(2) of a dielectric substance is formed on the substrate. A layer(3) of a poly-crystal silicon is formed on the layer of the dielectric substance.

Abstract translation: 目的：提供一种用于制造半导体绝缘体型基板的基板的方法，以提供能够最小化多晶硅层的电阻损耗的HR-SOI（绝缘体上的高电阻率硅）基板。 构成：提供硅衬底（1）。 硅衬底放置在与外部环境隔离的外壳（10）上。 洗涤基底的表面以消除存在于基底表面上的天然氧化物和/或掺杂剂。 在基板上形成电介质层（2）。 在电介质层上形成多晶硅层（3）。

公开(公告)号：KR101379885B1

公开(公告)日：2014-04-01

申请号：KR1020120027527

申请日：2012-03-19

Applicant: 소이텍

Inventor： 코논추크올레그 ,  앨리버트프레데릭

IPC: H01L21/84 ,  H01L27/12

CPC classification number: H01L21/76251 ,  H01L21/02301 ,  H01L21/76262

Abstract: 본 발명은, 반도체 온 절연체형(semi-conductor on insulator type) 기판의 제조를 위한 베이스 기판을 제조하는 방법으로서,
(a) 500 Ohm.cm 이상의 전기 저항율을 가진 실리콘 기판(1)을 제공하는 단계,
(b) 상기 기판(1)의 표면 위에 존재하는 자연 산화물 및/또는 도펀트들을 제거하기 위해, 상기 기판(1)의 표면을 세정하는 단계,
(c) 상기 기판(1) 위에 유전체 재료의 층(2)을 형성하는 단계,
(d) 상기 층(2) 위에 다결정 실리콘의 층(3)을 형성하는 단계을 포함하는, 베이스 기판을 제조하는 방법에 있어서,
단계들 (b), (c) 및 (d)는 연속해서 동일 인클로저(10)에서 실시되는 것을 특징으로 하는, 베이스 기판을 제조하는 방법에 관한 것이다.