公开(公告)号：KR1020110103814A

公开(公告)日：2011-09-21

申请号：KR1020100023060

申请日：2010-03-15

Applicant: 숭실대학교산학협력단

Inventor： 김환중 ,  심우석 ,  박창근

IPC: H01L21/335

Abstract: 본 발명은 집적 회로 상의 정전기 방지 소자에 관한 것으로서, 보다 상세하게는 집적 회로 상의 본딩 패드용 정전기 방지 소자를 구성하고 있는 MOSFET의 finger와 finger 사이에 Body-bias를 인가 할 수 있는 P+층 혹은 N+층 형성하여, 정전기 발생시 MOSFET을 구성하는 모든 finger가 동시에 turn-on 되도록 하여 MOSFET의 면적을 증가 시키지 않고도 보다 높은 정전기 내성을 가지는 이점이 있다. 본 발명에 의한 정전기 방지 소자를 구성하고 있는 모든 핑거의 소스에 바디 컨택을 위한 P+ 영역이 삽입 되어있다.
본 발명에 따라서 ggNMOS의 경우 모든 핑거가 바디-컨택 영역까지의 거리가 동일하게 형성 된다. 이에 정전기 발생시 각 핑거의 Body bias는 모두 동일하게 형성되며, 결과적으로 각 핑거에 해당하는 기생 BJT의 턴-온 시점이 동일하게 형성된다. 따라서 본 발명에 의한 ggNMOS는 정전기 발생 시 모든 핑거가 턴-온 되어 종래 기술에 의한 ggNMOS에 비하여 높은 정전기 내성을 가진다.

Abstract translation: 另外，本发明的集成电路涉及抗静电装置上，更具体地说，涉及在接合垫在手指和构成装置的MOSFET的手指之间的体偏置抗静电集成电路可以应用到P +层或为N +层 因此，在产生静电的同时，构成MOSFET的所有指状物都被导通，因此具有在不增加MOSFET的面积的情况下耐静电性高的优点。 根据本发明，在构成防静电元件的所有手指的源中插入用于身体接触的P +区域。

公开(公告)号：KR101159426B1

公开(公告)日：2012-06-28

申请号：KR1020100023060

申请日：2010-03-15

Applicant: 숭실대학교산학협력단

Inventor： 김환중 ,  심우석 ,  박창근

IPC: H01L21/335

Abstract: 정전기 방지 구조를 가진 금속 산화막 반도체 전계효과 트랜지스터(Metal-Oxide Semiconductor Field-Effect Transistor : MOSFET)가 개시된다. 본 발명에 따른 MOSFET는 집적 회로 상의 본딩 패드용 정전기 방지 소자를 구성하고 있는 MOSFET의 핑거(finger)와 핑거 사이에 바디 바이어스(Body-bias)를 인가할 수 있는 P+층 또는 N+층 형성하여, 정전기 발생시 MOSFET을 구성하는 모든 핑거가 동시에 턴 온(turn-on)되도록 하여 MOSFET의 면적을 증가시키지 않고도 보다 높은 정전기 내성을 가지는 이점이 있다. 본 발명에 의한 정전기 방지 소자를 구성하고 있는 모든 핑거의 소스에 바디 컨택을 위한 P+ 영역이 삽입 되어있다. 본 발명에 따른 ggNMOSFET의 경우 모든 핑거가 바디-컨택 영역까지의 거리가 동일하게 형성된다. 이에 정전기 발생시 각 핑거의 바디 바이어스는 모두 동일하게 형성되며, 결과적으로 각 핑거에 해당하는 기생 BJT의 턴-온 시점이 동일하게 형성된다. 따라서 본 발명에 의한 ggNMOSFET는 정전기 발생 시 모든 핑거가 턴-온되어 종래 기술에 의한 ggNMOSFET에 비하여 높은 정전기 내성을 가진다.