公开(公告)号：KR101712599B1

公开(公告)日：2017-03-06

申请号：KR1020100021030

申请日：2010-03-09

Applicant: 숭실대학교산학협력단

Inventor： 정영준 ,  최재익 ,  전병건 ,  문용

IPC: H03K3/03 ,  H03K3/354 ,  H03L7/099 ,  H03K5/00

Abstract: 본발명은본 발명은전압제어발진기에관한것으로, 보다구체적으로 CMOS 전압제어링 발진기에관한것이다. 본발명의일 실시예에따른 CMOS 링전압제어발진기는, 입력단과출력단간에직렬로연결되고, 제 1 MOSFET와제 2 MOSFET의폭이소정의간격으로이격되어병렬로형성되는제어부; 제 1 바이어스전압이인가되는제 1 캐패시터; 및제 2 바이어스전압이인가되는제 2 캐패시터를포함한다.

公开(公告)号：KR1020110101785A

公开(公告)日：2011-09-16

申请号：KR1020100021030

申请日：2010-03-09

Applicant: 숭실대학교산학협력단

Inventor： 정영준 ,  최재익 ,  전병건 ,  문용

IPC: H03K3/03 ,  H03K3/354 ,  H03L7/099 ,  H03K5/00

CPC classification number: H03K3/0315 ,  H03K3/354 ,  H03K2005/00202 ,  H03L7/0995

Abstract: 본 발명은 본 발명은 전압 제어 발진기에 관한 것으로, 보다 구체적으로 CMOS 전압 제어 링 발진기에 관한 것이다.
본 발명의 일 실시 예에 따른 CMOS 링 전압 제어 발진기는, 입력단과 출력단간에 직렬로 연결되고, 제 1 MOSFET와 제 2 MOSFET의 폭이 소정의 간격으로 이격되어 병렬로 형성되는 제어부; 제 1 바이어스 전압이 인가되는 제 1 캐패시터; 및 제 2 바이어스 전압이 인가되는 제 2 캐패시터를 포함한다.