公开(公告)号：KR1020100066236A

公开(公告)日：2010-06-17

申请号：KR1020080124935

申请日：2008-12-09

Applicant: 숭실대학교산학협력단

Inventor： 위재경 ,  하종찬

IPC: H03K5/19 ,  H03K5/14

CPC classification number: H03K5/1565 ,  G11C2207/2254 ,  H03K3/017 ,  H03L7/0814

Abstract: PURPOSE: A duty cycle and phase error correction circuit device and a method thereof are provided to generate a 4-phase clock signal by using a differential clock generator. CONSTITUTION: A first and a second duty cycle correction loop(100a,100b) revises the duty cycle and phase error of two input clock signals which have different phases each other. The first and the second duty cycle correction loops generate a 4-phase differential clock signal. A share control module(200) controls the first and the second duty cycle correction loops and the phase correction of two input clock signals. The first and the second duty cycle correction loops and the sharing control module are formed into an on-chip form. The first and the second duty cycle correction loop comprise a duty cycle correction adjustment circuit part(110a,110b) with a double delay circuit and a differential clock generator(120a,120b) generating a differential signal.

Abstract translation: 目的：提供占空比和相位误差校正电路装置及其方法，以通过使用差分时钟发生器来产生4相时钟信号。 构成：第一和第二占空比校正回路（100a，100b）修正具有不同相位的两个输入时钟信号的占空比和相位误差。 第一和第二占空比校正环路产生4相差分时钟信号。 共享控制模块（200）控制第一和第二占空比校正环路以及两个输入时钟信号的相位校正。 第一和第二占空比校正循环和共享控制模块形成为片上形式。 第一和第二占空比校正环路包括具有双延迟电路的占空比校正调整电路部分（110a，110b）和产生差分信号的差分时钟发生器（120a，120b）。

公开(公告)号：KR101016555B1

公开(公告)日：2011-02-24

申请号：KR1020080124935

申请日：2008-12-09

Applicant: 숭실대학교산학협력단

Inventor： 위재경 ,  하종찬

IPC: H03K5/19 ,  H03K5/14

Abstract: 본 발명은 듀티 사이클 및 위상 에러 보정 회로장치와 그 방법에 관한 것으로, 서로 다른 위상을 갖는 두 입력 클록신호의 듀티 사이클 및 위상 에러를 보정함과 아울러 4-위상 차동 클록신호를 발생하기 위한 제1 및 제2 듀티 사이클 보정(Duty Cycle Correction, DCC) 루프와, 상기 제1 및 제2 듀티 사이클 보정 루프와 두 입력 클록신호의 위상 보정을 제어하기 위한 공유 제어모듈이 온-칩 형태로 구성됨으로써, 저전력/저면적 구조가 가능하며, 다중 클록신호와 저전력 소모를 요구하는 고속 입/출력 인터페이스에서 적합하게 사용될 수 있는 효과가 있다.
듀티 사이클, 위상 에러, 클록신호, 공유 제어모듈, 클록 에지 결합기, 듀티 사이클 검출기, 디지털 카운터

公开(公告)号：KR101047727B1

公开(公告)日：2011-07-08

申请号：KR1020080124934

申请日：2008-12-09

Applicant: 숭실대학교산학협력단

Inventor： 위재경 ,  하종찬 ,  임지훈 ,  신영산

IPC: H03L7/095 ,  H03L7/08

Abstract: 본 발명은 심리스(seamless)한 주파수 추적 제어 이중 루프 디지털 위상동기루프 회로 장치와 그 방법에 관한 것으로, 디지털 위상동기루프(Phase Locked Loop, PLL) 회로에 있어서, 입력 주파수 추적을 위한 거친 루프(Coarse Loop)와 미세 루프(Fine Loop)와, 입력 클록 신호의 롱-텀 지터(long-term jitter)에 대한 위상동기루프(PLL)의 지터 보상을 제어하기 위한 락(Lock) 제어부가 온-칩 형태로 이루어지며, 상기 락 제어부는 락 상태에서 락 범위를 벗어나는 주파수 변화에 대해 심리스(seamless)한 주파수 추적이 가능하도록 상기 거친 루프 코드 및 미세 루프 코드를 보정 및 제어함으로써, 위상동기루프(PLL)의 지터 특성을 향상시킬 수 있는 효과가 있다.
이중 루프, 디지털, 위상동기루프(PLL), 거친 루프, 미세 루프, 클록 발생기, 위상 주파수 검출기

公开(公告)号：KR1020100066235A

公开(公告)日：2010-06-17

申请号：KR1020080124934

申请日：2008-12-09

Applicant: 숭실대학교산학협력단

Inventor： 위재경 ,  하종찬 ,  임지훈 ,  신영산

IPC: H03L7/095 ,  H03L7/08

CPC classification number: H03L7/095 ,  H03L7/07 ,  H03L7/0805 ,  H03L7/18 ,  H03L2207/50

Abstract: PURPOSE: A seamless frequency trace control dual loop digital phase locked loop circuit device is provided to seamlessly maintain the locking by identically maintaining the summation between a fine loop and a coarse loop. CONSTITUTION: A phase frequency detector(100) detects the frequency and phase difference between a reference clock signal and a feedback clock signal. A lock detector(110) determines the operation of a coarse loop and a fine loop by detecting the lock-in state according to a control signal. A time/digital converter(120) outputs a fine loop control signal. A digital counter(130) outputs a coarse loop control signal. A clock generator(140) supplies a clock used for the digital counter. A D/A converter(150) outputs the control signal of a voltage controlled oscillator. The voltage controlled oscillator(160) generates a clock output of a digital phase locked loop. A programmable counter(170) outputs the feedback clock signal. A lock controller(180) outputs a specific control signal for controlling the coarse and fine loop.

Abstract translation: 目的：提供无缝频率跟踪控制双环数字锁相环电路器件，通过同样保持精细环路和粗环路之间的求和来无缝维护锁定。 构成：相位频率检测器（100）检测参考时钟信号和反馈时钟信号之间的频率和相位差。 锁定检测器（110）通过根据控制信号检测锁定状态来确定粗回路和精细回路的操作。 时间/数字转换器（120）输出微调环路控制信号。 数字计数器（130）输出粗回路控制信号。 时钟发生器（140）提供用于数字计数器的时钟。 D / A转换器（150）输出压控振荡器的控制信号。 压控振荡器（160）产生数字锁相环的时钟输出。 可编程计数器（170）输出反馈时钟信号。 锁定控制器（180）输出用于控制粗细和微循环的特定控制信号。