公开(公告)号：KR1020040099147A

公开(公告)日：2004-11-26

申请号：KR1020040034128

申请日：2004-05-14

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  정석현

IPC: H03M7/00

CPC classification number: G06F7/764 ,  H03M13/235 ,  H03M13/27 ,  H03M13/6362 ,  H03M13/6569

Abstract: PURPOSE: A bit manipulation operation circuit of a programmable processor and an operating method thereof are provided to enhance an operating speed related to unit operations by performing rapidly the repeated operations and the unit operations. CONSTITUTION: A bit manipulation operation circuit includes a shift addition array and a bit extraction/insertion unit. The shift addition array(120) is used for receiving target data, generating plural shift data shifted from the target data as much as 1-bit or bits of target data, performing a modulo-2 addition process for the target data and the shift data, and storing a calculated result into a register bank(110). The bit extraction/insertion unit(122) receives the target data, extracts plural bits from the target data, inserting the extracted bits into predetermined bit positions of completed data, and storing the completed data into the register bank.

Abstract translation: 目的：提供可编程处理器的位操作电路及其操作方法，通过快速执行重复操作和单元操作来提高与单元操作相关的操作速度。 构成：位操作操作电路包括移位加法阵列和位提取/插入单元。 移位加法阵列（120）用于接收目标数据，从目标数据产生多达1位或目标数据位的多个移位数据，对目标数据和移位数据执行模2加法处理 ，并将计算结果存储到寄存器组（110）中。 比特提取/插入单元（122）接收目标数据，从目标数据中提取多个比特，将提取的比特插入完成数据的预定比特位置，并将完成的数据存储到登记库中。

公开(公告)号：KR100648178B1

公开(公告)日：2006-11-24

申请号：KR1020040034128

申请日：2004-05-14

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  정석현

IPC: H03M7/00

CPC classification number: G06F7/764 ,  H03M13/235 ,  H03M13/27 ,  H03M13/6362 ,  H03M13/6569

Abstract: 본 발명은 적은 하드웨어 복잡도를 가지면서 시프트와 모듈로-2 덧셈의 반복적인 연산과 비트 삽입 및 추출과 같은 단위 연산을 빠르게 수행함으로써 통신 시스템에 있어 이와 같은 단위연산과 연관된 동작의 속도를 향상시킬 수 있는 해주는 비트조작 연산회로 및 방법에 관한 것으로, 상기 비트조작 연산회로는 연산대상 데이터를 임시 저장하기 위한 레지스터 뱅크를 구비하는 프로그래머블 프로세서에서 시프트 및 모듈로-2 덧셈을 기반으로 한 데이터 부호화와 비트 추출 및 삽입을 수행하기에 적합한 것이다. 비트조작 연산회로에 있어서, 시프트 덧셈 어레이는 상기 연산대상 데이터를 받아들이고, 연산대상 데이터로부터 1 비트 내지 연산대상 데이터의 비트길이만큼 시프트된 복수의 시프트 데이터를 발생하여, 연산대상 데이터와 복수의 시프트 데이터 중 적어도 일부를 병렬로 모듈로-2 덧셈하고, 연산 결과를 레지스터 뱅크에 저장한다. 비트 추출/삽입기는 연산대상 데이터를 받아들이고, 연산대상 데이터에서 복수의 비트들을 추출하며 각 추출된 비트를 연산완료 데이터의 소정의 비트 위치에 삽입함으로써 상기 연산완료 데이터를 생성하여 레지스터 뱅크에 저장한다.
프로그래머블 프로세서, 비트조작 연산기 및 방법

公开(公告)号：KR1020040041459A

公开(公告)日：2004-05-17

申请号：KR1020020069823

申请日：2002-11-11

Applicant: 아주대학교산학협력단

Inventor： 선우명훈 ,  정석현

IPC: H04J13/20 ,  H04B1/69

CPC classification number: H04J13/12 ,  H04B1/707 ,  H04J13/0022 ,  H04J13/0044 ,  H04J13/0048

Abstract: PURPOSE: A spreading and modulating device is provided to achieve improved efficiency of use of hardware and allow for ease of reconfiguration of system by permitting the device to perform spreading and modulation functions of a wide variety of CDMA standards. CONSTITUTION: A spreading and modulating device comprises a common Walsh and OVSF(orthogonal variable spreading factor) code generator(22) for generating Walshes and OVSF codes in accordance with CDMA standards; a pseudo noise code generator(24) for generating pseudo noise codes in accordance with CDMA standards same as those of the common Walsh and OVSF code generator; and a circuit unit including a plurality of multiplexers, multipliers, and adders(44 to 46) for selecting input value and calculated value in accordance with CDMA standards and generating simple and plural scrambling codes.

Abstract translation: 目的：提供一种扩展和调制设备，以实现提高硬件使用效率，并允许通过允许设备执行各种CDMA标准的扩展和调制功能来简化系统的重新配置。 构成：扩展调制装置包括用于根据CDMA标准产生沃尔什和OVSF码的公共沃尔什和OVSF（正交可变扩展因子）码发生器（22）; 伪噪声码发生器（24），用于根据与普通沃尔什和OVSF码发生器相同的CDMA标准产生伪噪声码; 以及包括多个多路复用器，乘法器和加法器（44至46）的电路单元，用于根据CDMA标准选择输入值和计算值，并产生简单和多个扰码。