公开(公告)号：KR102225558B1

公开(公告)日：2021-03-08

申请号：KR1020190126711A

申请日：2019-10-14

Applicant: 연세대학교 산학협력단

Inventor： 정성욱 ,  이영규 ,  송병규 ,  안홍근

IPC: G06F7/544 ,  G06N3/063 ,  G11C7/12 ,  G11C8/08 ,  H03M1/12 ,  H03M1/66

CPC classification number: G06F7/544 ,  G06N3/063 ,  G11C7/12 ,  G11C8/08 ,  H03M1/12 ,  H03M1/66

Abstract: 본 실시예들은 곱셈 및 덧셈을 수행하는 복수의 연산 영역으로 구분된 연산 메모리를 포함하고, 복수의 연산 영역은 학습 네트워크의 레이어로 동작하고, 아날로그 버퍼가 복수의 연산 영역에 연결되어 데이터를 하나의 연산 영역에서 다른 연산 영역으로 전송함으로써, 학습 네트워크의 레이어 간에 데이터 전송 시간을 최소화할 수 있는 멀티 레이어 연산 회로를 제공한다.

公开(公告)号：KR102225558B1

公开(公告)日：2021-03-08

申请号：KR1020190126711

申请日：2019-10-14

Applicant: 연세대학교 산학협력단

Inventor： 정성욱 ,  이영규 ,  송병규 ,  안홍근

IPC: G06F7/544 ,  G06N3/063 ,  G11C8/08 ,  G11C7/12 ,  H03M1/12 ,  H03M1/66

Abstract: 본실시예들은곱셈및 덧셈을수행하는복수의연산영역으로구분된연산메모리를포함하고, 복수의연산영역은학습네트워크의레이어로동작하고, 아날로그버퍼가복수의연산영역에연결되어데이터를하나의연산영역에서다른연산영역으로전송함으로써, 학습네트워크의레이어간에데이터전송시간을최소화할수 있는멀티레이어연산회로를제공한다.

公开(公告)号：KR101954523B1

公开(公告)日：2019-03-05

申请号：KR1020170097840

申请日：2017-08-01

Applicant: 연세대학교 산학협력단

Inventor： 정성욱 ,  김기룡 ,  정동훈 ,  안홍근

IPC: H02N11/00