公开(公告)号：WO2020262777A1

公开(公告)日：2020-12-30

申请号：PCT/KR2019/017108

申请日：2019-12-05

Applicant: 재단법인대구경북과학기술원 ,  포항공과대학교 산학협력단

Inventor： 이제민 ,  이영주 ,  감동윤

IPC: H03M13/00 ,  H03M13/13

Abstract: 본 발명은 병렬 SC 복호기의 멀티비트 부분합 네트워크 장치에 관한 것으로, 이전 복호 결과를 이용하여 매트릭스를 생성하는 매트릭스 생성 유닛과, 매트릭스 생성 유닛의 매트릭스를 연산하여 부분합을 연산하는 부분합 연산 유닛과, 부분합 연산 유닛의 연산결과들 중 일부를 선택하여 프로세싱 엘리먼트로 제공하는 연결 멀티플랙서를 포함하는 병렬 SC 복호기의 멀티비트 부분합 네트워크 장치에 있어서, 상기 매트릭스 생성 유닛은, 최대 생성 비트의 수를 상기 프로세싱 엘리먼트의 수와 동수로 한정하고, 잔여 스테이지들 각각의 멀티플랙서의 입력수를 상기 최대 생성 비트의 마지막 스테이지의 멀티플랙서의 입력수와 동수로 제한된다.

公开(公告)号：WO2020262775A1

公开(公告)日：2020-12-30

申请号：PCT/KR2019/015834

申请日：2019-11-19

Applicant: 재단법인대구경북과학기술원 ,  포항공과대학교 산학협력단

Inventor： 이제민 ,  이영주 ,  감동윤

IPC: H03M13/13 ,  H03M13/00

Abstract: 본 발명은 극부호 복호 장치 및 방법에 관한 것으로, 수신 비트를 저장하는 메모리와, 상기 메모리의 수신 비트의 노드에 따라 F연산 또는 G연산을 수행하되, 스페셜 노드의 프루닝 과정과 동시에 후보 부분합(Candidate Partial Sum)을 이용하여 G연산을 수행하는 프로세싱 엘리먼트(Processing Element)와, 프루닝을 수행하여 복호화된 정보 비트를 출력함과 아울러 프루닝 과정 중 분류(sorting) 전의 값을 선택적으로 출력하는 메트릭 연산 유닛(Metric Computing Unit)와, 부분합을 연산하며, 상기 메트릭 연산 유닛의 분류 전의 값을 이용하여 상기 후보 부분합을 연산하여 출력하는 부분합 네트워크(Partial Sum Network)를 포함한다.

公开(公告)号：KR102170785B1

公开(公告)日：2020-10-27

申请号：KR1020190077704

申请日：2019-06-28

Applicant: 재단법인대구경북과학기술원 ,  포항공과대학교 산학협력단

Inventor： 이제민 ,  이영주 ,  감동윤

IPC: H03M13/00

公开(公告)号：KR102115216B1

公开(公告)日：2020-05-26

申请号：KR1020190077703

申请日：2019-06-28

Applicant: 재단법인대구경북과학기술원 ,  포항공과대학교 산학협력단

Inventor： 이제민 ,  이영주 ,  감동윤

IPC: H03M13/13 ,  H03M13/00

公开(公告)号：KR101999942B1

公开(公告)日：2019-07-12

申请号：KR1020190041403

申请日：2019-04-09

Applicant: 재단법인대구경북과학기술원

Inventor： 김민수 ,  이제민

IPC: H04K3/00 ,  H04B17/309