公开(公告)号：KR101032770B1

公开(公告)日：2011-05-06

申请号：KR1020080043908

申请日：2008-05-13

Applicant: 재단법인서울대학교산학협력재단

Inventor： 박병국 ,  박상혁

IPC: H01L29/775 ,  H01L21/336

Abstract: 본 발명은 리세스 채널을 가지는 듀얼게이트 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 실리콘 기판에 소정의 깊이를 갖는 그루브를 형성하고, 상기 그루브의 측벽을 이용하여 사이드 게이트를 형성하며, 소스/드레인 형성을 위한 이온주입 에너지를 적절히 조절함으로써, 리세스된 채널 구조를 효과적으로 만들고, 그루브의 폭과 측벽 사이드 게이트의 길이를 조절함으로써, MOSFET 전류 및 양자점의 전체 커패시턴스를 획기적으로 줄여 단전자 트랜지스터의 동작온도를 높일 수 있는 효과가 있다.
리세스 채널, 듀얼게이트, 단전자 트랜지스터, SET

公开(公告)号：KR1020090118237A

公开(公告)日：2009-11-18

申请号：KR1020080043908

申请日：2008-05-13

Applicant: 재단법인서울대학교산학협력재단

Inventor： 박병국 ,  박상혁

IPC: H01L29/775 ,  H01L21/336

CPC classification number: H01L29/7613 ,  H01L29/4236 ,  H01L29/4983 ,  H01L29/66439 ,  H01L29/66621

Abstract: PURPOSE: A dual gate single electron transistor having a recess channel and a manufacturing method thereof are provided to reduce whole capacitance of a quantum dot by controlling a junction depth of source/drain. CONSTITUTION: A dual gate single electron transistor having a recess channel includes a substrate, a side gate, a control gate, a source region, a drain region, and a recess channel region. The substrate has a groove shape of a fixed depth. Two side gates(70) are formed in both sides of the groove. A first insulation film(42) is positioned between the two side gates. The control gate(81) is formed on each side gate. A second insulation film(43) is positioned between the control gates. The source region(91) and the drain region(92) are formed on the substrate. The groove is positioned between the source region and the drain region. The recess channel region surrounds the groove in between the source region and the drain region.

Abstract translation: 目的：提供具有凹槽通道的双栅单电子晶体管及其制造方法，以通过控制源极/漏极的结深来减小量子点的整体电容。 构成：具有凹槽的双栅单电子晶体管包括衬底，侧栅极，控制栅极，源极区域，漏极区域和凹陷沟道区域。 基板具有固定深度的凹槽形状。 两个侧门（70）形成在槽的两侧。 第一绝缘膜（42）位于两个侧门之间。 控制门81形成在每个侧门上。 第二绝缘膜（43）位于控制门之间。 源区域（91）和漏极区域（92）形成在基板上。 沟槽位于源极区域和漏极区域之间。 凹槽通道区域围绕源极区域和漏极区域之间的沟槽。