公开(公告)号：KR100966264B1

公开(公告)日：2010-06-28

申请号：KR1020080005253

申请日：2008-01-17

Applicant: 재단법인서울대학교산학협력재단

Inventor： 박병국 ,  이정업

IPC: H01L29/06

Abstract: 본 발명은 수직 채널 양단에 형성된 사이드 게이트(측벽 게이트)에 의하여 전기적으로 터널링 장벽을 유도하여 수직 채널 가운데 양자점을 형성할 수 있게 됨으로써, 수직 채널 구조를 갖는 MOSFET과 공정의 호환성을 높여 동시 집적이 가능하게 되었고, 제 1 게이트 절연막을 산화공정이나 측벽공정에 의하여 두껍게 형성하고, 컨트롤 게이트의 단면적을 산화공정으로 얼마든지 줄일 수 있게 됨에 따라, 상온에서도 단전자 트랜지스터의 동작 특성이 나올 수 있게 한 효과가 있다.
수직 채널, 양자점, 단전자 트랜지스터, SET

公开(公告)号：KR1020090079348A

公开(公告)日：2009-07-22

申请号：KR1020080005253

申请日：2008-01-17

Applicant: 재단법인서울대학교산학협력재단

Inventor： 박병국 ,  이정업

IPC: H01L29/06

Abstract: A single electron transistor having a vertical quantum dot and a manufacturing method thereof are provided to integrate simultaneously a MOSFET of a vertical channel structure by forming a quantum dot at a vertical channel. A single electron transistor having a vertical quantum dot includes a silicon layer(10), a first gate insulating layer(22), a control gate(56), a second gate insulating layer(70), and a first and second sidewall gates(82). The silicon layer of constant width and height is patterned in a longitudinal direction on an upper part of a buried oxide layer(2) of a SOI substrate. The first gate insulating layer is formed on a vertical side of the silicon layer. The control gate is formed at both sides of the first gate insulating layer on the buried oxide layer. The control gate is adjacent to the silicon layer. The second gate insulating layer is formed to surround three surfaces of the control gate. The first and second sidewall gates come in contact with the second insulating layer at both sides of the first gate insulating layer. The first and second sidewall gates are formed on the buried oxide layer at both sides of the control gate.

Abstract translation: 提供具有垂直量子点的单电子晶体管及其制造方法，以通过在垂直沟道处形成量子点来同时集成垂直沟道结构的MOSFET。 具有垂直量子点的单电子晶体管包括硅层（10），第一栅极绝缘层（22），控制栅极（56），第二栅极绝缘层（70）和第一和第二侧壁栅极 82）。 在SOI衬底的掩埋氧化物层（2）的上部上沿长度方向将恒定宽度和高度的硅层图案化。 第一栅极绝缘层形成在硅层的垂直侧上。 控制栅极形成在掩埋氧化物层上的第一栅极绝缘层的两侧。 控制栅极与硅层相邻。 第二栅极绝缘层形成为围绕控制栅极的三个表面。 第一和第二侧壁门在第一栅极绝缘层的两侧与第二绝缘层接触。 第一和第二侧壁浇口形成在控制栅极两侧的掩埋氧化物层上。