公开(公告)号：KR1020060102826A

公开(公告)日：2006-09-28

申请号：KR1020050024812

申请日：2005-03-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 김성준 ,  황순정 ,  이종호 ,  송종근 ,  이태형

IPC: A61C8/00

CPC classification number: A61C8/0007 ,  A61C19/06 ,  A61N1/36 ,  A61N1/372 ,  A61N1/378 ,  A61N1/40

Abstract: 개시된 치과 임플란트를 위한 전기유도 전력전달 장치는 인공치아 이식에 사용되는 치과 임플란트에 삽입되고, 자극 파형을 생성하는 자극 칩과, 상기 자극 칩 주위에 생체 호환적인 도선을 권선하여 이루어지고, 외부로부터 무선으로 전달되는 RF 신호에 의해 전기를 유도하여 자극 칩에 전력을 공급하는 코일을 구비하는 내부 자극기와, 얼굴의 피부에 부착되고, 소정 주파수를 가지는 파형을 발생하는 파형 발생칩과, 상기 파형 발생칩에 전력을 공급하는 배터리와, 상기 파형 발생칩에 발생한 파형을 내부 자극기의 코일에 전달하는 코일을 구비하는 외부 자극기를 포함한다.
상기 구성에 의하면 치과 임플란트에 삽입되는 전자 이식체인 자극 칩에 코일을 이용한 전기유도방식으로 전력을 공급하여 조기에 골융착을 시키고 골밀도를 증진시킬 수 있으며 임플란트 시술에 소요되는 기간을 줄일 수 있다.
임플란트, 전기유도, 전력전달, RF 신호, 코일.

公开(公告)号：KR100497672B1

公开(公告)日：2005-07-01

申请号：KR1020020025914

申请日：2002-05-10

Applicant: 재단법인서울대학교산학협력재단

Inventor： 윤의준 ,  이종호 ,  박태서

IPC: H01L27/108

Abstract: 자기 배열 SOI 더블 게이트 트랜지스터(SELF ALIGNED SOI DOUBLE GATE TRANSISTOR)를 이용한 DRAM의 제조 공정에 있어서, 상기 반도체 DRAM은 기판 상에 더블 게이트를 형성하는 공정과; 상기 더블 게이트가 형성된 기판에 주변 영역의 CMOS용 소스(source)/드레인(drain)을 형성하는 공정과; 셀(cell)의 직접 접촉(DC, Direct Contact) 및 매몰 접촉(BC, Buried Contact)을 형성하는 공정과; 금속 접촉(metal contact)을 형성하는 공정을 포함하며, 여기서, 상기 기판 상에 더블 게이트를 형성하는 공정은 벌크 Si의 상부에 매몰 산화막, SOI 웨이퍼, 버텀 게이트 산화막, 폴리-Si, WSi 및 CVD 산화막을 순차적으로 적층하는 단계와; 지지용 핸들 웨이퍼(handle wafer)에 열산화막을 형성하고, 이를 상기 SOI 웨이퍼의 상부에 결합하고, 상기 벌크 Si 및 매몰 산화막을 제거하는 단계와; 활성 영역을 정의하는 사진 및 식각 단계와; 상기 지지용 핸들 웨이퍼의 뒷면에 탑 게이트 물질로 게이트 산화막, 폴리-Si, WSi 및 SiN층을 순차적으로 적층하는 단계와; 상기 적층된 탑 게이트, 채널 및 바텀 게이트의 측면을 식각하고, 그 후 게이트 재료 및 채널을 산화시키는 단계와; 상기 산화되어 드러난 채널 측벽을 시드(seed)로 SEG를 성장시키고, 그 후 상기 SEG 하부에 CVD 산화막을 증착시키고, 에치백(etch-back)을 실시하는 단계를 포함하며, 상기 더블 게이트가 형성된 기판에 주변 영역의 CMOS용 소스(source)/드레인(drain)을 형성하는 공정은 상기 더블 게이트가 형성된 DRAM에 SiN 스페이서(spacer)를 증착하고, SiN을 식각하여 주변 NMOS 영역만을 개방한 후 이온을 주입하는 단계와; 상기 드러난 SEG 층을 시드로 하여 2차 SEG 성장을 하고, 그 후 이온 주입을 주입하고, 그 후 CVD 산화막을 증착하는 단계와; 주변 PMOS 영역을 상기 개방, 이온주입, 2차 SEG, 이온주입 및 CVD 산화막 증착 단계와 동일한 방법으로 형성하는 단계를 포함하며, 셀(cell)의 직접 접촉(DC, Direct Contact) 및 매몰 접촉(BC, Buried Contact)을 형성하는 공정은 상기 주변 CMOS 용 소스/드레인 형성 공정에서 형성된 SiN 스페이서 및 CVD 산화막을 식각하여 자기-배열 접촉(Self-Aligned Contact, SAC)을 개방하는 단계와; 상기 개방된 곳에서 접촉 플러그(plug)용 이온 주입을 실시하는 단계와; 폴리-Si을 증착하고 에치-백 또는 CMP를 실시하는 단계를 포함하며, 금속 접촉(metal contact)을 형성하는 공정은 게이트용 접촉이 될 부분을 분리하는 단계와; 더블 게이트의 탑 · 바텀 게이트가 동시에 금속에 연결되고, 활성 영역의 소스/드레인도 같이 연결되는 단계를 포함하는 반도체 DRAM의 제조 방법 및 이에 의해 제조되는 반도체 DRAM.

公开(公告)号：KR1020040091337A

公开(公告)日：2004-10-28

申请号：KR1020030025146

申请日：2003-04-21

Applicant: 재단법인서울대학교산학협력재단 ,  삼성전자주식회사

Inventor： 이종호 ,  정재학 ,  황찬수 ,  남승훈 ,  곽도영 ,  한재충 ,  김성철

IPC: H04L27/26

CPC classification number: H04L25/0236 ,  H04L1/0618 ,  H04L25/0212 ,  H04L27/2649

Abstract: PURPOSE: A method and an apparatus for estimating a signal sequence of a MIMO(Multi-Input Multi-Output) OFDM mobile communication system are provided to obtain the same BER under the low transmitting power and enlarge a radius of a cell by using an improved channel estimation method. CONSTITUTION: An initial sequence estimation value is obtained by using a pilot sub-carrier of an OFDM signal(410). Each normalization value of received signals of channels is obtained by using an orthogonal characteristic of a received signal(430). Next sequence estimation values are obtained by the initial sequence estimation value and the normalization values(480). A converged value of the next sequence estimation values is determined as a final sequence estimation value(495).

Abstract translation: 目的：提供一种用于估计MIMO（多输入多输出）OFDM移动通信系统的信号序列的方法和装置，以在低发射功率下获得相同的BER，并通过使用改进的 信道估计方法。 构成：通过使用OFDM信号的导频子载波（410）获得初始序列估计值。 通过使用接收信号的正交特性（430）获得信道的接收信号的每个归一化值。 通过初始序列估计值和归一化值（480）获得下一个序列估计值。 将下一个序列估计值的收敛值确定为最终序列估计值（495）。

公开(公告)号：KR100918717B1

公开(公告)日：2009-09-24

申请号：KR1020030025146

申请日：2003-04-21

Applicant: 재단법인서울대학교산학협력재단 ,  삼성전자주식회사

Inventor： 이종호 ,  정재학 ,  황찬수 ,  남승훈 ,  곽도영 ,  한재충 ,  김성철

IPC: H04L27/26

CPC classification number: H04L25/0236 ,  H04L1/0618 ,  H04L25/0212 ,  H04L27/2649

Abstract: 본 발명은 다입다출력(MIMO) OFDM 이동통신 시스템의 수신측에서 QAM 변조되고 STBC 부호화되어 전송된 신호를 검출하는 경우에 있어서, 다중 경로 페이딩에 의한 신호의 왜곡을 보상하기 위하여 최적화(EM) 기반의 반복적 추정방법을 이용한다. 이 때, 본 발명은 상기 EM 기반의 반복적 추정방법을 이용하여 검출하는 경우에 있어서, 수신측에 수신된 각각의 직교주파수분할다중화 신호에 포함된 파일럿 부반송파와 소정의 초기값을 이용하여 초기 시퀀스 추정치를 구하는 과정과, 상기 수신측에 수신된 신호의 직교성을 이용하여 하기 수학식에 의해 생성되는 각 채널별 수신신호의 정규화된 값을 구하는 과정과, 상기 초기 시퀀스 추정치와 상기 수신신호의 정규화된 값을 적용하여 차기 시퀀스 추정치를 구하는 과정과, 상기 차기 시퀀스 추정치를 구하는 과정을 수 회 반복하여 상기 차기 시퀀스 추정치가 일정한 값으로 수렴하면, 상기 수렴된 차기 시퀀스 추정치를 최종 시퀀스 추정치로 결정하는 과정을 포함함을 특징으로 한다.

OFDM, MIMO, STBC, QAM, IFFT, FFT, 부반송파, EM, MMSE, ML

公开(公告)号：KR100583679B1

公开(公告)日：2006-05-26

申请号：KR1020040042341

申请日：2004-06-09

Applicant: 재단법인서울대학교산학협력재단

Inventor： 김성철 ,  강노경 ,  곽도영 ,  이종호 ,  김용화

IPC: H04B17/00 ,  H04L17/02

Abstract: 무선 MIMO 채널의 응답특성을 측정하는 방법과 장치가 개시된다. 동일한 M-시퀀스 신호를 이용하여 MIMO 채널간에 소정의 시간 차이(time offset)를 갖는 각 채널용 M-시퀀스신호를 만들어 각 채널용 송신안테나를 통해 동시에 송신한다. 각 수신 안테나를 통해 각 채널의 M-시퀀스 송신신호를 수신하여 각 채널의 IF신호로 변조한 다음 표본화하여 컴퓨터에 저장한다. 컴퓨터에서 프로그램을 실행하여, 소정 분량의 각 채널의 표본화 데이터를 복조하여 I-채널신호와 Q-채널신호를 구하고, 송신부에서 송신한 1주기 분량의 M-시퀀스신호를 적어도 2주기 분량의 I-채널신호와 Q-채널신호 각각에 대하여 슬라이딩 하면서 상호간의 상호상관을 계산한다. 그리고 그 계산된 상호상관값을 이용하여 각 채널의 임펄스응답의 크기와 위상을 산출한다.

公开(公告)号：KR1020050117127A

公开(公告)日：2005-12-14

申请号：KR1020040042341

申请日：2004-06-09

Applicant: 재단법인서울대학교산학협력재단

Inventor： 김성철 ,  강노경 ,  곽도영 ,  이종호 ,  김용화

IPC: H04B17/00 ,  H04L17/02

CPC classification number: H04B7/0413 ,  H04B7/0613 ,  H04B7/0817

Abstract: 무선 MIMO 채널의 응답특성을 측정하는 방법과 장치가 개시된다. 동일한 M-시퀀스 신호를 이용하여 MIMO 채널간에 소정의 시간 차이(time offset)를 갖는 각 채널용 M-시퀀스신호를 만들어 각 채널용 송신안테나를 통해 동시에 송신한다. 각 수신 안테나를 통해 각 채널의 M-시퀀스 송신신호를 수신하여 각 채널의 IF신호로 변조한 다음 표본화하여 컴퓨터에 저장한다. 컴퓨터에서 프로그램을 실행하여, 소정 분량의 각 채널의 표본화 데이터를 복조하여 I-채널신호와 Q-채널신호를 구하고, 송신부에서 송신한 1주기 분량의 M-시퀀스신호를 적어도 2주기 분량의 I-채널신호와 Q-채널신호 각각에 대하여 슬라이딩 하면서 상호간의 상호상관을 계산한다. 그리고 그 계산된 상호상관값을 이용하여 각 채널의 임펄스응답의 크기와 위상을 산출한다.

公开(公告)号：KR1020030087835A

公开(公告)日：2003-11-15

申请号：KR1020020025914

申请日：2002-05-10

Applicant: 재단법인서울대학교산학협력재단

Inventor： 윤의준 ,  이종호 ,  박태서

IPC: H01L27/108

Abstract: PURPOSE: A DRAM(Dynamic Random Access Memory) using a self aligned SOI(Silicon-On-Insulator) double gate transistor and a method for manufacturing the same are provided to be capable of solving the problems such as DIBL(Drain Induced Barrier Lowering) phenomenon, the increase of channel resistance, the increase of gate resistance, and junction leakage current. CONSTITUTION: After forming a double gate at the upper portion of a substrate, a cell is formed by forming a source/drain for CMOS(Complementary Metal Oxide Semiconductor) at the peripheral region of the double gate. Then, a direct contact and a buried contact(161) of the cell, are formed at the resultant structure. A metal contact is formed on the direct and buried contact.

Abstract translation: 目的：提供使用自对准SOI（绝缘体上硅）双栅极晶体管的DRAM（动态随机存取存储器）及其制造方法，以能够解决诸如DIBL（漏极诱导屏障降低） 现象，通道电阻的增加，栅极电阻的增加和结漏电流。 构成：在衬底的上部形成双栅极之后，通过在双栅极的外围区域形成用于CMOS（互补金属氧化物半导体）的源极/漏极来形成电池。 然后，在所得结构处形成电池的直接接触和埋入触点（161）。 在直接和埋置的触点上形成金属接触。