-
公开(公告)号：KR1020060122163A
公开(公告)日：2006-11-30
申请号：KR1020050044200
申请日：2005-05-25
Applicant: 전자부품연구원
CPC classification number: H05K1/0284 , H03L7/08 , H05K1/0215 , H05K1/0306 , H05K1/115 , H05K1/162 , H05K1/165 , H05K3/4611
Abstract: A ceramic frequency synthesizer module for a triple-band terminal is provided to minimize the size of module by forming an inductor or a capacitor on the ceramic substrate as patterns and arranging the inductor or the capacitor three-dimensionally. In a ceramic frequency synthesizer module for a triple-band terminal, a first ceramic substrate(401) includes a PLL chip, a plurality of devices, a plurality of first passive devices, and a pad to mount a first switch and a second switch device. Second and seventh ceramic substrates(402-407) have a plurality of second passive device patterns to construct first, second and third VCO(Voltage Controlled Oscillator)s. An eighth ceramic substrate(408) has a connection line pattern for connecting the first switch and second and third loop filters and a high frequency transmission line between the second VCO and the second switch. A ninth ceramic(409) substrate has a first ground pattern. A tenth ceramic substrate(410) has an RF chalk pattern to supply DC power to the first, second and third VCO. An eleventh ceramic substrate(411) has a second ground pattern. A twelfth ceramic substrate(412) has a transmission line pattern to transmit a control signal of the PLL chip. A thirteenth ceramic substrate(413) has a power line pattern to supply power to the PLL chip, and the first, second, and third VCOs. A fourteenth ceramic substrate(414) has a third ground pattern. A fifteenth ceramic substrate(415) has an electrode pattern of a terminal connected to an external terminal.
Abstract translation: 提供了一种用于三频带端子的陶瓷频率合成器模块，用于通过在陶瓷衬底上形成电感器或电容器来最小化模块的尺寸，作为图案并且三维布置电感器或电容器。 在三频带终端的陶瓷频率合成器模块中，第一陶瓷衬底（401）包括PLL芯片，多个器件，多个第一无源器件以及用于安装第一开关和第二开关器件 。 第二和第七陶瓷衬底（402-407）具有构成第一，第二和第三VCO（压控振荡器）的多个第二无源器件模式。 第八陶瓷衬底（408）具有用于连接第一开关和第二和第三环路滤波器的连接线图案，以及在第二VCO和第二开关之间的高频传输线。 第九陶瓷（409）衬底具有第一接地图案。 第十陶瓷基板（410）具有RF粉笔图案，以向第一，第二和第三VCO提供直流电力。 第十一陶瓷基板（411）具有第二接地图案。 第十二陶瓷基板（412）具有发送PLL芯片的控制信号的传输线图案。 第十三陶瓷基板（413）具有向PLL芯片以及第一，第二和第三VCO供电的电力线图案。 第十四陶瓷基板（414）具有第三接地图案。 第十五陶瓷基板（415）具有连接到外部端子的端子的电极图案。
-
公开(公告)号：KR100678343B1
公开(公告)日：2007-02-05
申请号：KR1020050044200
申请日：2005-05-25
Applicant: 전자부품연구원
Abstract: 본 발명에 따른 세라믹 주파수 합성기 모듈은 PLL 칩과, PLL 칩에서 출력되는 제어전압을 필터링하는 제1 내지 제3 루프필터를 구성하는 복수의 소자와, 제1 내지 제3 루프필터에서 출력되는 제어전압에 따라 발진하는 제1 내지 제3 VCO를 구성하는 복수의 제1 수동소자와, 제1 내지 제3 VCO를 선택적으로 구동시키기 위한 제1 스위치 및 제1 내지 제3 VCO의 출력신호를 상기 PLL 칩에 선택적으로 피드백시키기 위한 제 2스위치 소자를 실장하기 위한 패드가 형성된 제1 세라믹 기판과, 제1 내지 제3 VCO를 구성하는 복수의 제2 수동소자 패턴이 형성된 제2 내지 제7 세라믹 기판과, 제1 스위치와 제2 및 제3 루프필터를 연결하기 위한 연결선 패턴 및 제2 VCO와 제2 스위치 사이의 고주파 전송선로 패턴이 형성된 제8 세라믹 기판과, 제1 그라운드 패턴이 형성된 제9 세라믹 기판과, 제1 내지 제3 VCO에 직류전원을 공급하기 위한 RF 초크 패턴이 형성된 제10 세라믹 기판과, 제2 그라운드 패턴이 형성된 제11 세라믹 기판과, PLL 칩의 제어신호 전송을 위한 전송선로 패턴이 형성된 제12 세라믹 기판과, PLL 칩 및 제1 내지 제3 VCO에 전원을 공급하기 위한 전원선로 패턴이 형성된 제13 세라믹 기판과, 제3 그라운드 패턴이 형성된 제14 세라믹 기판 및 저면에 외부 단자와 연결되는 단자의 전극 패턴이 형성된 제15 세라믹 기판을 포함하여 이루어진다.
-
Search Results
2
records
(took 0.016 seconds)
