公开(公告)号：KR101899065B1

公开(公告)日：2018-09-14

申请号：KR1020160135758

申请日：2016-10-19

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  아리핀투바 ,  하싼압두스사미 ,  호세인무라디안사드로우디

IPC: G06F7/501

Abstract: 본발명은정확한전가산기회로및 디지털신호처리장치에관한것으로, 보다구체적으로는 18개의트랜지스터만으로에러가없는정확한캐리아웃신호및 합신호를출력할수 있는정확한전가산기회로및 그전가산기회로가집적된디지털신호처리장치에관한것이다.

公开(公告)号：KR101929969B1

公开(公告)日：2018-12-17

申请号：KR1020160137438

申请日：2016-10-21

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  아리핀투바 ,  하싼압두스사미 ,  호세인무라디안사드로우디

IPC: G06F7/501

Abstract: 본 발명은 어림 가산기 회로 및 디지털 신호 처리 장치에 관한 것으로, 보다 구체적으로는 6개의 트랜지스터만으로 총 에러 거리가 '3'인 캐리 아웃 신호 및 합 신호를 출력할 수 있는 어림 가산기 회로 및 그 어림 가산기 회로가 집적된 디지털 신호 처리 장치에 관한 것이다.

公开(公告)号：KR101915059B1

公开(公告)日：2019-01-14

申请号：KR1020160135953

申请日：2016-10-19

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  아리핀투바 ,  하싼압두스사미 ,  호세인무라디안사드로우디

IPC: G06F7/501

公开(公告)号：KR101807180B1

公开(公告)日：2017-12-08

申请号：KR1020160107927

申请日：2016-08-24

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  아리핀투바 ,  하싼압두스사미 ,  호세인무라디안사드로우디

IPC: G06F17/50

CPC classification number: G06F17/5045

Abstract: 본발명은삼중중복형모듈러장치를위한어림회로의설계방법및 그방법으로설계된삼중중복형모듈러장치에관한것으로, 보다구체적으로는허용가능한에러율(acceptable error rate)에기반하여논리식의문자수(number of literals)를최대한간소화함으로써공간(area), 지연(delay) 및전력소비(power consumption) 등에성능향상을달성할수 있는삼중중복형모듈러장치를위한어림회로의설계방법및 그방법으로설계된삼중중복형모듈러장치에관한것이다.

Abstract translation: 本发明是一种三重冗余，用于模块化系统的设计方法的估计电路和涉及一种设计三重冗余模块化设备，更具体地euroneun可接受的误差率（在可接受的误差率）钻头，而字符的逻辑表达式的数量（文字数 三重冗余模块化设备设计用于三重冗余模块化设备，通过简化三重冗余模块化设备，可实现面积，延迟和功耗方面的改进性能 Lt。

公开(公告)号：KR101934713B1

公开(公告)日：2019-03-18

申请号：KR1020160137439

申请日：2016-10-21

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  아리핀투바 ,  하싼압두스사미 ,  호세인무라디안사드로우디

IPC: G06F7/501

公开(公告)号：KR101929964B1

公开(公告)日：2019-03-14

申请号：KR1020160138097

申请日：2016-10-24

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  아리핀투바 ,  하싼압두스사미 ,  호세인무라디안사드로우디

IPC: G06F7/501

公开(公告)号：KR20180043962A

公开(公告)日：2018-05-02

申请号：KR20160137438

申请日：2016-10-21

Applicant: 조선대학교산학협력단

Inventor： 이정아 ,  아리핀투바 ,  하싼압두스사미 ,  호세인무라디안사드로우디

IPC: G06F7/501

Abstract: 본발명은어림가산기회로및 디지털신호처리장치에관한것으로, 보다구체적으로는 6개의트랜지스터만으로총 에러거리가 '3'인캐리아웃신호및 합신호를출력할수 있는어림가산기회로및 그어림가산기회로가집적된디지털신호처리장치에관한것이다.