公开(公告)号：WO2019132308A1

公开(公告)日：2019-07-04

申请号：PCT/KR2018/015532

申请日：2018-12-07

Applicant: 포항공과대학교 산학협력단

Inventor： 황현상 ,  박재성 ,  곽명훈

IPC: G06N3/063 ,  G06N3/04

CPC classification number: G06N3/04 ,  G06N3/063

Abstract: 본 발명은 복수 개의 입력단들, 복수 개의 출력단들, 상기 입력단들과 전기적으로 연결되고 서로 평행하게 배치되는 제1 도전 라인들, 상기 출력단들과 전기적으로 연결되고 상기 제1 도전 라인들과 교차하는 제2 도전 라인들을 포함하고, 상기 입력 데이터는 n×n 크기를 갖는 수용 영역들로 구획되어 하나의 상기 수용 영역의 원소들에 대응하는 입력단들은 하나의 입력단 그룹으로 정의되고, 상기 입력단 그룹과 전기적으로 연결되는 상기 제1 도전 라인들은 하나의 상기 제2 도전 라인과 노드 그룹을 통해 전기적으로 연결되고, 상기 노드 그룹을 이루는 각각의 노드는 저항 변화 메모리인 커널 하드웨어 시스템을 제공한다. 복수 개의 입력단들은 수용 영역보다 큰 확장된 수용 영역들을 입력 데이터로 인가받아 직렬적인 스캐닝 동작을 최소화 할 수 있다. 또한 커널 하드웨어 시스템의 면적을 감소시켜 고집적화가 가능한 평행형 커널 하드웨어 시스템 및 3차원 커널 하드웨어 시스템을 제공한다.

公开(公告)号：KR102130532B1

公开(公告)日：2020-07-07

申请号：KR1020170183339

申请日：2017-12-29

Applicant: 포항공과대학교 산학협력단

Inventor： 황현상 ,  박재성 ,  곽명훈

IPC: G06N3/063 ,  G06N3/04

公开(公告)号：KR102084053B1

公开(公告)日：2020-03-03

申请号：KR1020180061811

申请日：2018-05-30

Applicant: 포항공과대학교 산학협력단

Inventor： 황현상 ,  곽명훈

IPC: G06N3/063 ,  G11C13/00