인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법
    1.
    发明授权
    인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법 失效
    创建用于测试PCB互连的测试矢量的方法

    公开(公告)号:KR100480188B1

    公开(公告)日:2005-04-06

    申请号:KR1020030023623

    申请日:2003-04-15

    Abstract: 인쇄회로기판의 상호연결선을 테스트하는 경계주사 기법으로서, n개의 네트를 다수의 그룹으로 분할하고 테스트벡터를 그룹별 워킹 시퀀스(group walking sequence), 네트별 워킹 시퀀스(net walking sequence), 네트별 이동워킹 시퀀스(shifted net walking sequence)의 세 부분의 워킹원 시퀀스로 나누어, 종래의 워킹원 시퀀스와 마찬가지로 aliasing이나 confounding의 고장증후 없이 고장검출 및 진단이 가능하면서도, 상대적으로 테스트벡터의 길이가 비약적으로 줄어들 수 있는 테스트벡터의 생성방법에 관한 발명임.

    인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법
    2.
    发明公开
    인쇄회로기판의 상호연결선 테스트를 위한 테스트벡터생성방법 失效
    生成测试矢量测试矢量测试矢量的方法,在测试矢量长度短的情况下测试PCB的相互连接线

    公开(公告)号:KR1020040089813A

    公开(公告)日:2004-10-22

    申请号:KR1020030023623

    申请日:2003-04-15

    Abstract: PURPOSE: A method of generating a test vector for testing a mutual connecting line of a PCB is provided to shorten a period of time for detecting a trouble and performing a diagnosis function by using a GNS sequence. CONSTITUTION: A total net is divided into groups of k number. Length of a test vector is divided into a group walking sequence, a net walking sequence, and a shifted net walking sequence according to the number of boundary scanning test cells. The group walking sequence includes a process for applying '1' to bits of same order and '0' to the remaining bits within one group and a process for shifting orders of bits according to orders of groups. The net walking sequence includes a process for applying '1' to independent bits and '0' to the remaining bits. The shifted net walking sequence includes a process for shifting '1' one by one bit according to orders of nets and a process for shifting '1' to a first bit.

    Abstract translation: 目的:提供一种生成用于测试PCB相互连接线的测试矢量的方法,以缩短通过使用GNS序列来检测故障并执行诊断功能的时间段。 规定:一个总净值分为k个数量组。 测试矢量的长度根据边界扫描测试单元的数量分为组步行序列,网络步行序列和移位的网络步行序列。 群组行走序列包括将一个相同顺序的位应用于“1”的过程,一个组中的剩余比特应用“0”的处理,以及根据组的顺序移位比特顺序的处理。 网络步行序列包括将“1”应用于独立的比特和对其余比特为“0”的过程。 移动的网络步行序列包括根据网络的顺序逐位移位'1'的处理和用于将'1'移位到第一位的处理。

Patent Agency Ranking