公开(公告)号：KR100515214B1

公开(公告)日：2005-09-16

申请号：KR1020030006771

申请日：2003-02-04

Applicant: 학교법인연세대학교

Inventor： 임성일 ,  김재훈

IPC: H01L29/786

Abstract: 본 발명은 펜타센 박막 트랜지스터 제조방법에 관한 것으로, 종래 펜타센 박막 트랜지스터 제조방법은 결정성 펜타센 박막을 사용하여, 제조공정시간이 지연되고, 정공의 이동도가 낮은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 다결정 또는 단결정 실리콘 기판 상에 실리콘 질화막 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막의 중앙 상부에 비정질-결정질 혼합상의 결정구조를 가지는 펜타센 박막을 형성하는 단계와; 상기 펜타센 박막의 상부일부와 게이트 절연막의 상부일부에 소스 및 드레인 전극을 형성하는 단계와; 상기 다결정 또는 단결정 실리콘 기판의 저면에 게이트 전극을 형성하는 단계로 이루어져, 펜타센 박막의 제조공정 시간을 단축함과 아울러 이동도 등 그 특성을 향상시키는 효과가 있다.

公开(公告)号：KR1020040070598A

公开(公告)日：2004-08-11

申请号：KR1020030006771

申请日：2003-02-04

Applicant: 학교법인연세대학교

Inventor： 임성일 ,  김재훈

IPC: H01L29/786

Abstract: PURPOSE: A method for fabricating a pentacene TFT is provided to shorten a period of a fabrication process by forming a pentacene thin film within a short period of time. CONSTITUTION: A gate insulating layer is formed on a polycrystalline silicon substrate or a single crystal silicon substrate(1). A pentacene thin film(3) having an amorphous-crystalline mixing crystal structure is formed on a center part of the gate insulating layer. A source electrode(4) and a drain electrode(5) are partially formed on an upper part of the pentacene thin film and an upper part of the gate insulating layer. A gate electrode(6) is formed on the bottom of the polycrystalline silicon substrate or the single crystal silicon substrate.

Abstract translation: 目的：制备并五苯TFT的方法是通过在短时间内形成并五苯薄膜来缩短制造工艺的周期。 构成：在多晶硅基板或单晶硅基板（1）上形成栅极绝缘层。 在栅极绝缘层的中心部分形成具有非晶态混合晶体结构的并五苯薄膜（3）。 源极电极（4）和漏电极（5）部分地形成在并五苯薄膜的上部和栅极绝缘层的上部。 在多晶硅衬底或单晶硅衬底的底部上形成栅电极（6）。