公开(公告)号：KR101149436B1

公开(公告)日：2012-05-24

申请号：KR1020100086681

申请日：2010-09-03

Applicant: 한국과학기술연구원

Inventor： 이전국 ,  양민규

IPC: H01L27/115 ,  H01L21/8247

Abstract: PURPOSE: A multilayer metal oxide thin films structure for a high efficiency resistance alteration memory device, and a manufacturing method thereof are provided to improve stability of data storage by improving resistance change properties according to switching. CONSTITUTION: A bonding layer is formed on the top of a substrate. The substrate is a silicon substrate. A natural oxide layer is included on the silicon substrate. A bottom electrode including platinum is formed on the bonding layer. A switching element is formed on the bottom electrode. The switching element comprises a manganese oxide binary oxide thin film or a tantalum oxide binary oxide thin film. A top electrode including tantalum is formed on the switching element.

公开(公告)号：KR101009441B1

公开(公告)日：2011-01-19

申请号：KR1020090009942

申请日：2009-02-06

Applicant: 한국과학기술연구원

Inventor： 이전국 ,  양민규

IPC: H01L27/115 ,  H01L21/8247

Abstract: 본 발명은 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법에 관한 것으로서, 기판 위에 하부 전극을 형성하는 공정과; 상기 하부 전극 위에 다층의 바이너리 금속 산화물 박막을 형성하는 공정과; 상기 다층의 바이너리 금속 산화물 박막 위에 상부 전극을 형성하는 공정;을 포함하여 이루어지며, 상기 다층의 바이너리 금속 산화물 박막 및 상기 상부 전극의 형성 공정은 상기 기판의 온도를 상온으로 유지하면서 상압보다 낮은 저압 상태에서 이루어지는 것을 특징으로 하는 상온 공정에 의한 저항 변화 기억 소자용 다층의 금속 산화물 박막 구조물의 제조 방법을 제공한다.
저항 변화 기억 소자, 상온 박막 공정, 다층의 바이너리 금속 산화물 박막, 소자 수율

公开(公告)号：KR1020090041794A

公开(公告)日：2009-04-29

申请号：KR1020070107464

申请日：2007-10-24

Applicant: 한국과학기술연구원

Inventor： 이전국 ,  양민규

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: G11C13/0007 ,  G11C2213/31 ,  H01L21/28273

Abstract: A manufacturing method of a thin film structure for a resistive random access memory device is provided to increase the number of devices per unit dimension by lowering a manufacturing process temperature of a multilayer thin film into a room temperature. A bottom electrode is formed on a substrate. A perovskite oxide thin film is formed on the bottom electrode. A top electrode is formed on the perovskite oxide thin film. The perovskite oxide thin film, the bottom electrode, and the top electrode are formed in a state in which a substrate temperature is maintained into a room temperature. The perovskite oxide thin film, the bottom electrode, and the top electrode are formed in a low pressure state less than a room pressure.

Abstract translation: 提供了一种用于电阻随机存取存储器件的薄膜结构的制造方法，通过将多层薄膜的制造工艺温度降低到室温来增加每单位尺寸的器件数量。 底部电极形成在基板上。 在底部电极上形成钙钛矿氧化物薄膜。 顶部电极形成在钙钛矿氧化物薄膜上。 在将基板温度维持在室温的状态下形成钙钛矿型氧化物薄膜，底部电极和顶部电极。 钙钛矿氧化物薄膜，底电极和顶电极形成在低于室压的低压状态。

公开(公告)号：KR1020120024064A

公开(公告)日：2012-03-14

申请号：KR1020100086681

申请日：2010-09-03

Applicant: 한국과학기술연구원

Inventor： 이전국 ,  양민규

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/04 ,  G11C13/0004 ,  H01L45/146

Abstract: PURPOSE: A multilayer metal oxide thin films structure for a high efficiency resistance alteration memory device, and a manufacturing method thereof are provided to improve stability of data storage by improving resistance change properties according to switching. CONSTITUTION: A bonding layer is formed on the top of a substrate. The substrate is a silicon substrate. A natural oxide layer is included on the silicon substrate. A bottom electrode including platinum is formed on the bonding layer. A switching element is formed on the bottom electrode. The switching element comprises a manganese oxide binary oxide thin film or a tantalum oxide binary oxide thin film. A top electrode including tantalum is formed on the switching element.

Abstract translation: 目的：提供一种用于高效率电阻变化存储器件的多层金属氧化物薄膜结构及其制造方法，以通过根据切换改善电阻变化特性来提高数据存储的稳定性。 构成：在衬底的顶部上形成接合层。 衬底是硅衬底。 在硅衬底上包括自然氧化物层。 在接合层上形成包含铂的底部电极。 开关元件形成在底部电极上。 开关元件包括氧化锰二氧化物薄膜或氧化钽二元氧化物薄膜。 在开关元件上形成包括钽的顶部电极。

公开(公告)号：KR1020100090586A

公开(公告)日：2010-08-16

申请号：KR1020090009942

申请日：2009-02-06

Applicant: 한국과학기술연구원

Inventor： 이전국 ,  양민규

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/04 ,  G11C13/0004

Abstract: PURPOSE: A method for manufacturing a plurality of metal-oxide thin-film structures for a resistance varying type memory device are provided to easily store information by reducing the distribution of information storing voltage and resistance variation. CONSTITUTION: A lower electrode is formed on the surface of a substrate. A plurality of multi-layered binary metal oxide thin films is formed on the lower electrode. An upper electrode is formed on the multi-layered binary metal oxide thin films. While the multi-layered binary metal oxide thin films and the upper electrode are formed, the temperature of the substrate is maintained in a range between 15 and 80 degrees Celsius.

Abstract translation: 目的：提供一种用于制造用于电阻变化型存储器件的多个金属氧化物薄膜结构的方法，以通过减少存储电压和电阻变化的信息的分布来容易地存储信息。 构成：在基板的表面上形成下电极。 在下电极上形成多个多层二元金属氧化物薄膜。 在多层二元金属氧化物薄膜上形成上电极。 当形成多层二元金属氧化物薄膜和上电极时，基板的温度保持在15至80摄氏度的范围内。

公开(公告)号：KR100963828B1

公开(公告)日：2010-06-16

申请号：KR1020080023488

申请日：2008-03-13

Applicant: 한국과학기술연구원

Inventor： 이전국 ,  양민규

IPC: H01L21/8247 ,  H01L27/115

Abstract: 본 발명은 셋 전압과 리셋 전압의 분포를 좁히고 소자 수율을 향상시킨 바이너리 산화물계 저항 변화 기억 소자용 박막 구조물 및 그 제조 방법에 관한 것으로서, 본 발명은 바이너리 산화물 박막 및 상부 전극의 증착이 각각 상온 및 상압보다 낮은 저압 상태에서 이루어지고, 상기 상부 전극의 증착 전에 상기 바이너리 산화물 박막을 산소 분위기하에서 후열처리하는 것을 특징으로 한다.
저항 변화 기억 소자, 소자 수율, 티타늄, 산화망간, 셋 전압, 리셋 전압, 윈도우, 후열처리

公开(公告)号：KR1020090098243A

公开(公告)日：2009-09-17

申请号：KR1020080023488

申请日：2008-03-13

Applicant: 한국과학기술연구원

Inventor： 이전국 ,  양민규

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/28273 ,  G11C13/0004 ,  H01L21/0226

Abstract: A thin film structure for resistive random access memory device having narrow set voltage window and the fabrication method thereof are provided to be applied to all kinds of the electric components. The bottom electrode, and the binary oxide thin film and upper electrode are formed on the substrate. The binary oxide thin film and upper electrode are deposited under room temperature and a low pressure. The binary oxide thin film is post-annealed under oxygen atmosphere before the deposition of the upper electrode. The room temperature is 15~80 °C. The low pressure is 1~100 mTorr. The post-annealing is performed in a temperature of 300~750 °C and the pressure of 2 mTorr~760 Torr. The substrate is a silicon substrate of which surface is the native oxide film(SiO2).

Abstract translation: 提供具有窄设定电压窗口的电阻随机存取存储器件的薄膜结构及其制造方法，以应用于各种电气部件。 底部电极和二元氧化物薄膜和上部电极形成在基板上。 二元氧化物薄膜和上电极在室温和低压下沉积。 二元氧化物薄膜在沉积上电极之前在氧气氛下进行后退火。 室温为15〜80℃。 低压为1〜100mTorr。 后退火在300〜750℃的温度和2mTorr〜760Torr的压力下进行。 衬底是其表面是自然氧化膜（SiO 2）的硅衬底。

公开(公告)号：KR100912252B1

公开(公告)日：2009-08-17

申请号：KR1020070107462

申请日：2007-10-24

Applicant: 한국과학기술연구원

Inventor： 이전국 ,  양민규

IPC: H01L27/105

Abstract: 본 발명은 높은 소자 수율을 갖는 저항 변화 기억 소자용 박막 구조물에 관한 것으로서, 실리콘 기판과; 상기 기판 위에 형성되며, 백금 (Pt)을 포함하여 이루어진 하부 전극과; 상기 하부 전극 상에 형성된 페로브스카이트 산화물 박막과; 상기 페로브스카이트 산화물 박막 상에 형성되며, SRO (SrRuO
3 )를 포함하여 이루어진 상부 전극;을 포함하는 것을 특징으로 하는 저항 변화 기억 소자용 박막 구조물을 제공한다.
저항 변화 기억 소자, 소자 수율, Pt, SRO

公开(公告)号：KR1020090041792A

公开(公告)日：2009-04-29

申请号：KR1020070107462

申请日：2007-10-24

Applicant: 한국과학기술연구원

Inventor： 이전국 ,  양민규

IPC: H01L27/105

Abstract: A thin film transistor for a resistive random access memory device is provided to increase the number of devices per unit dimension by improving materials of a top electrode and a bottom electrode. A bottom electrode is formed on a silicone substrate, and is made of material including platinum. A perovskite oxide thin film is formed on the bottom electrode. A top electrode is formed on the perovskite oxide thin film, and is made of material including SrRuO3. A native oxide film is formed on a surface of the silicone substrate. An adhesion layer is formed between the silicone substrate and the bottom electrode. The perovskite oxide thin film is made of material including SrZrO3.

Abstract translation: 提供了一种用于电阻随机存取存储器件的薄膜晶体管，用于通过改善顶部电极和底部电极的材料来增加每单位尺寸的器件数量。 底部电极形成在硅树脂基底上，并且由包括铂的材料制成。 在底部电极上形成钙钛矿氧化物薄膜。 顶部电极形成在钙钛矿氧化物薄膜上，并且由包含SrRuO 3的材料制成。 在硅树脂基材的表面上形成自然氧化膜。 在硅树脂基底和底部电极之间形成粘附层。 钙钛矿氧化物薄膜由含SrZrO3的材料制成。

公开(公告)号：KR100724528B1

公开(公告)日：2007-06-04

申请号：KR1020050028225

申请日：2005-04-04

Applicant: 한국과학기술연구원

Inventor： 김달영 ,  이전국 ,  양민규 ,  박재완

IPC: H01L27/115

Abstract: 본 발명은 자연 산화막이 형성된 실리콘 기판과, 상기 기판 상에 형성된 하부 전극과, 상기 하부 전극 상에 형성된 페로브스카이트 산화물 박막과, 그리고 상기 페로브스카이트 산화물 박막 상에 형성된 상부 박막을 포함하는 저항변화 기억소자용 박막 구조물을 제공한다. 본 발명에 따르면, ReRAM 소자용 박막 구조를 개선함으로써 집적화가 용이하고 On/Off 저항변화비율이 향상되어 ReRAM 소자의 응용성 및 활용성을 극대화시킬 수 있다.
저항변화 기억소자(ReRAM), 실리콘 기판, On/Off 저항변화비율