公开(公告)号：KR100986173B1

公开(公告)日：2010-10-07

申请号：KR1020080088905

申请日：2008-09-09

Applicant: 한국과학기술연구원

Inventor： 이상렬 ,  장성필

IPC: G02F1/136 ,  H01L29/786

Abstract: 본 발명은 전자이동도를 향상시킴과 함께 트랩에 의한 이력 현상의 발생을 최소화할 수 있는 박막 트랜지스터에 관한 것으로서, 본 발명에 따른 박막 트랜지스터는 채널층 및 게이트절연막을 포함하는 박막 트랜지스터에 있어서, 상기 채널층은 산화물 반도체로 구성되며, 상기 게이트절연막은 하나 이상의 제 1 유전막 및 제 2 유전막을 포함하고, 상기 제 1 유전막의 유전율은 상기 제 2 유전막의 유전율과 상이한 것을 특징으로 한다.
박막트랜지스터, 산화물반도체, 채널층, 게이트절연막, 3중층

公开(公告)号：KR1020090117582A

公开(公告)日：2009-11-12

申请号：KR1020080088905

申请日：2008-09-09

Applicant: 한국과학기술연구원

Inventor： 이상렬 ,  장성필

IPC: G02F1/136 ,  H01L29/786

CPC classification number: H01L29/7869 ,  H01L29/42384 ,  H01L29/4908

Abstract: PURPOSE: A thin film transistor is provided to form a gate insulating film in a double layer structure of at least one first and second dielectric films with different permittivity, thereby minimizing hysteresis of the thin film transistor. CONSTITUTION: A thin film transistor comprises a channel layer(102) and a gate insulating film(105). The channel layer is formed by an oxide semiconductor. The gate insulating film comprises one or more first and second dielectric films. Permittivity of the first dielectric film is different from permittivity of the second dielectric film. A source electrode(103) and a drain electrode(104) are respectively installed on right and left of a substrate(101) of the channel layer. A gate electrode(106) is installed on the gate insulating film.

Abstract translation: 目的：提供薄膜晶体管以形成具有不同介电常数的至少一个第一和第二介电膜的双层结构的栅极绝缘膜，从而最小化薄膜晶体管的滞后。 构成：薄膜晶体管包括沟道层（102）和栅极绝缘膜（105）。 沟道层由氧化物半导体形成。 栅极绝缘膜包括一个或多个第一和第二介电膜。 第一电介质膜的介电常数与第二介电膜的介电常数不同。 源电极（103）和漏电极（104）分别安装在沟道层的衬底（101）的右侧和左侧。 栅极电极（106）安装在栅极绝缘膜上。