公开(公告)号：KR101411720B1

公开(公告)日：2014-06-25

申请号：KR1020120041105

申请日：2012-04-19

Applicant: 한국과학기술원

Inventor： 문재균 ,  강순영

IPC: H03M13/11

Abstract: 본 발명은 LDPC 부호의 패리티 체크 행렬을 이용해 서로 다른 여러 개의 복호기를 만드는 LDPC 부호의 복호 방법 및 이를 포함하는 LDPC 부호 시스템에 관한 것으로, LDPC 부호어를 채널을 통해 출력하는 LDPC 인코더와, 상기 채널을 통해 수신된 LDPC 부호어를 디코딩하고, 제 2 LDPC 디코더에서 디코딩에 실패했을 때 상기 제 2 LDPC 디코더에서 디코딩 동작이 끝난 후 새롭게 생성된 소프트 정보(soft-information)를 가지고 상기 LDPC 부호어의 패리티 체크 행렬에 맞게 LDPC 부호어를 디코딩하는 제 1 LDPC 디코더 및, 상기 제 1 LDPC 디코더에서 디코딩에 실패했을 때, 상기 제 1 LDPC로부터 각 비트의 소프트 정보를 수신받고, 수신받은 각 비트의 소프트 정보를 가지고 상기 LDPC 부호어의 패리티 체크 행렬로부터 만들어진 새로운 패리티 체크 행렬에 맞게 LDPC 부호어를 디코딩하 는 제 2 LDPC 디코더를 포함하고 있다.
따라서, 하나의 LDPC 패리티 체크 행렬을 이용해서 여러 개의 서로 다른 디코더(Decoder)를 만들 수 있고, 추가적인 인코딩 과정을 필요로 하지 않고 기존 코드를 그대로 사용하여 부호율이 변하지 않는 장점을 가지고 있다. 또한, 제 1 LDPC 디코더가 오류정정에 실패하였을 경우에만 제 2 LDPC 디코더가 동작하게 하여 추가적인 동작에 의한 속도 손실을 최소화 할 수 있다.

公开(公告)号：KR1020130077741A

公开(公告)日：2013-07-09

申请号：KR1020120041105

申请日：2012-04-19

Applicant: 한국과학기술원

Inventor： 문재균 ,  강순영

IPC: H03M13/11

CPC classification number: H03M13/1137 ,  H03M13/1128 ,  H03M13/3738 ,  H03M13/3746 ,  H03M13/6508

Abstract: PURPOSE: A decoding method of an LDPC code and an LDPC code system including the same are provided to minimize a speed loss due to additional operations by operating a second LDPC decoder only when a first LDPC decoder fails in error correction. CONSTITUTION: An LDPC encoder (110) encodes an LDPC code as input data and transmits the same to a channel (120). The LDPC encoder goes through an LDPC coding process to transmit data through the channel without loss and distortion. A first LDPC decoder (130) decodes an LDPC code word received through the channel. A second LDPC decoder (140) receives each bit of soft information from the first LDPC decoder when the first LDPC decoder fails in decoding. The second LDPC decoder decodes the LDPC code word according to a new parity check matrix generated from a parity check matrix of the LDPC code word with the received soft information. [Reference numerals] (110) LDPC encoder; (120) Channel; (130) First LDPC decoder; (140) Second LDPC decoder

Abstract translation: 目的：提供LDPC码的解码方法和包括该LDPC码的LDPC码系统的解码方法，以便仅当第一LDPC解码器在错误校正中失败时，通过操作第二LDPC解码器来最小化由于附加操作引起的速度损失。 构成：LDPC编码器（110）将LDPC码编码为输入数据，并将其发送到信道（120）。 LDPC编码器经过LDPC编码处理，通过信道发送数据，而不会丢失和失真。 第一LDPC解码器（130）对通过该信道接收的LDPC码字进行解码。 当第一LDPC解码器解码失败时，第二LDPC解码器（140）从第一LDPC解码器接收每一比特的软信息。 第二LDPC解码器根据从接收到的软信息的LDPC码字的奇偶校验矩阵生成的新的奇偶校验矩阵来解码LDPC码字。 （110）LDPC编码器; （120）频道; （130）第一LDPC解码器; （140）第二LDPC解码器

公开(公告)号：KR1020160113001A

公开(公告)日：2016-09-28

申请号：KR1020160031601

申请日：2016-03-16

Applicant: 에스케이하이닉스 주식회사 ,  한국과학기술원

Inventor： 강순영 ,  문재균

IPC: G06F11/10 ,  G11C11/56 ,  G11C16/10 ,  G11C16/26 ,  H03M13/11

Abstract: 코드워드를변수노드에초기업데이트하는제1 단계; 원본패리티체크행렬에기초한디코딩을수행하는제2 단계; USC(Unsatisfied Syndrome Check)의개수가상기디코딩의문턱회수수행되는동안감소하지않으면, 상기 USC에대응하는 USC 노드를최상위노드로하는트리구조에서 2t번째레벨의체크노드중 선택된일부체크노드에대응하는상기원본패리티체크행렬의행들을더미데이터로변경하여수정패리티체크행렬을생성하는제3 단계; 상기수정패리티체크행렬에기초한체크노드업데이트및 변수노드업데이트로구성되는노드업데이트를수행하는제4 단계; 상기제2 내지 4 단계를 1 반복으로하여, 상기디코딩이성공일때까지상기 1 반복을소정회수반복하는제5 단계를포함하는 LDPC 디코더의동작방법이개시된다.

Abstract translation: 公开了一种LDPC解码器的操作方法，包括：将代码字初始更新到可变节点的第一步骤; 基于原始奇偶校验矩阵执行解码的第二步骤; 从具有对应于USC的不满足的校正子（USC）节点作为最重要节点的树结构，改变与从第2级的校验节点中选出的部分校验节点对应的原始奇偶校验矩阵的列的第3步骤， 如果在为解码的阈值数量执行的情况下USC的数量没有减少，则生成校正奇偶校验矩阵; 基于校正奇偶校验矩阵执行由校验节点更新和变量节点更新组成的节点更新的第四步骤; 以及将第二到第四步骤配置为一个重复周期的第五步骤，并且在解码成功之前重复预定数量的重复周期。 根据本发明的一个实施例，可以准确地读取存储在半导体存储器件的存储单元中的数据。

公开(公告)号：KR101267322B1

公开(公告)日：2013-05-24

申请号：KR1020110145650

申请日：2011-12-29

Applicant: 한국과학기술원

Inventor： 문재균 ,  강순영

IPC: H03M13/11

CPC classification number: H03M13/1102 ,  G06F12/0802 ,  H03M13/6566

Abstract: PURPOSE: An LDPC decoding and a decoding method thereof are provided to improve a decoding speed by reducing the number of access to an off-chip memory in case of LDPC decoding. CONSTITUTION: A processor decodes a code word by passing a first message and a second message. An on-chip memory stores address conversion data. In case of passing the first message, a combined memory read and a combined memory write are used. In case of passing the second message, a first address system conversion and a second address system conversion are performed before random memory read and before random memory write. The first message and the second message have the same address system.

Abstract translation: 目的：提供LDPC解码及其解码方法，以在LDPC解码的情况下减少对片外存储器的访问次数来提高解码速度。 构成：处理器通过传递第一个消息和第二个消息来解码一个代码字。 片上存储器存储地址转换数据。 在传递第一个消息的情况下，使用组合的存储器读取和组合的存储器写入。 在通过第二消息的情况下，在随机存储器读取之前和随机存储器写入之前执行第一地址系统转换和第二地址系统转换。 第一个消息和第二个消息具有相同的地址系统。