公开(公告)号：KR101849923B1

公开(公告)日：2018-04-19

申请号：KR1020160181192

申请日：2016-12-28

Applicant: 한국과학기술원

Inventor： 류승탁 ,  김시내

IPC: H03K21/17 ,  H03K23/44 ,  H03K3/356

CPC classification number: H03K21/08 ,  H03K23/54 ,  H03K21/17 ,  H03K3/356104 ,  H03K23/44

Abstract: 주파수분주기를개시한다. 본발명의실시예들은낮은공급전압에서도원하는출력스윙전압을획득할수 있고클럭스큐및 클럭피드스루에강하면서도전력소모는낮은 CMOS 로직기반고속차동분주기를제공하는데 주된목적이있다.

公开(公告)号：KR1020120114103A

公开(公告)日：2012-10-16

申请号：KR1020110031886

申请日：2011-04-06

Applicant: 한국과학기술원

Inventor： 류승탁 ,  김시내

IPC: H03M1/66

CPC classification number: H03M1/0607 ,  H03M1/66 ,  H03M2201/62 ,  H03M2201/6372 ,  H03M2201/718 ,  H03M2201/932

Abstract: PURPOSE: A digital to analog converter and an automatic correction method are provided to stably maintain dynamical linearity even in a high frequency band by minimizing a parasitic capacitance of a unit current source output terminal. CONSTITUTION: A laminated unit cell(310) comprises a current source transistor(311), a cascode transistor(312), a differential switch(313), and a switch driver(314) which are successively laminated. A plurality of laminated unit cells can be arranged in parallel. The plurality of laminated unit cells can be grouped in a bit unit having a binary weighted value. Each layer is laminated in a laminating structure. A parasitic capacitance can be reduced by a signal connection line.

Abstract translation: 目的：提供数模转换器和自动校正方法，通过最小化单位电流源输出端子的寄生电容，即使在高频带也可稳定地保持动态线性。 构成：叠层单元（310）包括依次层叠的电流源晶体管（311），共源共栅晶体管（312），差分开关（313）和开关驱动器（314）。 多个层叠单元电池可以并列布置。 可以将多个层叠单位电池分组成具有二进制加权值的位单元。 每层层叠在层压结构中。 通过信号连接线可以减小寄生电容。

公开(公告)号：KR101206424B1

公开(公告)日：2012-11-29

申请号：KR1020110031886

申请日：2011-04-06

Applicant: 한국과학기술원

Inventor： 류승탁 ,  김시내

IPC: H03M1/66

Abstract: 본 발명의 한 실시예에 따른 디지털 아날로그 컨버터는 전류원을 포함하는 제1 계층, 상기 제1 계층 위에 적층되고, 상기 전류원에 연결되는 캐스코드 트랜지스터를 포함하는 제2 계층, 상기 제2 계층 위에 적층되고, 상기 캐스코드 트랜지스터에 연결되는 차동 스위치를 포함하는 제3 계층, 그리고 상기 제3 계층 위에 적층되고, 상기 차동 스위치에 연결되는 스위치 드라이버를 포함하는 제4 계층을 포함하는 적층 단위 셀을 포함한다.